7.2 DDS电路设计实例7.2.1 基于AD9834的50MHz DDS电路AD9834是一个将相位累加器、正弦只读存储器（SIN R
OM）和一个10位D/A转换器集成在一个CMOS芯片上的、一个完全集成的DDS（Direct Digital Synthesis）
芯片，频率精确性能被控制在0.25billion（十亿分之一），时钟频率为50MHz，具有低抖动的时钟输出和正弦波输出/三角波输出
，窄带SFDR>72dB。控制字采用串行装载方式，通过串行接口装载控制字到寄存器，可以实现相位和频率调制。AD9834为用户提供了
多种输出波形。利用SIN ROM将产生一个正弦曲线输出。SIN ROM可以被旁路，可以直接从DAC输出线性向上斜坡电压或者向下斜坡
电压。另外，如果需要时钟输出，可以将DAC 数据的MSB位作为时钟输出，或者利用芯片上的比较器。数字部分电源电压由在芯片上的一个稳
压器提供，当DVDD输入电压超过2.7V时，稳压器使芯片内部数字部分电源电压下降到2.5V。模拟和数字部分电源是独立的，并且可以由
不同的电源驱动，例如，在AVDD输入电压等于5V时，DVDD输入电压可以等于3V。AD9834电源电压为2.3～5.5V，在3V电
源电压时仅消耗功率20mW。AD9834有一个低功耗模式控制引脚端（SLEEP），可以利用外部控制器控制芯片的低功耗模式。AD98
34采用TSSOP20封装。 1．AD9834工作原理及内部结构（1）工作原理正弦波的幅度和相位如图7.2.1所示。正弦波波形通常
可用其被量化了的幅值形式a(t)=sin(?t)表示，它们是非线性的，而角信息是线性的。也就是说，相位角在每个单位时间内以某一固定
角度旋转。角速度取决于信号的频率，通常?=2?f。 图7
.2.1 正弦波的幅度和相位已知正弦波的相位是线性的，而且有一个基准时间间隔（时钟周期），因此，对于这个周期，可以给出相位旋转周
期的明确定义。
（7.2.1）解出 （
7.2.2）用基准时钟频率替代基准周期（ ），可解得
（7.2.3）AD9834芯片输出信号建立在式（
7.2.3）基础之上。DDS芯片可通过NCO（Numerical Controlled Oscillator，数控振荡器）+相位调
制器、SIN ROM和DAC（数/模转换器）3个主要的子电路来实现。（2）AD9834的内部结构AD9834的内部结构如图7.2.
2所示，包括以下主要部分：NCO（Numerical Controlled Oscillator，数控振荡器），频率和相位调制器，
正弦波（SIN）ROM，DAC，比较器和稳压器。① NCO脉冲相位调制器这个部分由两个频率选择寄存器，一个相位累加器（28bit）
，两个相位偏移量寄存器和一个相位偏移量加法器（MUX）组成。NCO的主要元件是一个28位（bit）相位累加器。连续时间信号0～2?
的相位范围，对于一个正弦曲线函数是周期性重复变化的。累加器只是测量相位数的范围，并送出一个多位数字字。在AD9834内的相位累加器
是一个28位累加器，因此，对于2?=228。 图7.2.2 AD9834的内部结构相位累加器的输入可以通过FREQ0寄存器或FR
EQ1寄存器来选择，并且被FSELECT引脚端或FSEL位控制。NCO本身产生连续相位信号，因此消除了频率间切换时所产生的输出中断
。在NCO之后利用一个12位相位寄存器，增加一个相位偏移量，用来完成相位调制。AD9834有两个相位寄存器，这两个寄存器的分辨率为
2?/4096。 ② SIN ROM为了使NCO的输出有用，就必须由相位信息转换为正弦曲线值。因为是将相位信息直接转换成振幅，SI
N ROM将数字相位信息当做查表地址使用，并将相位信息直接转换成振幅。虽然NCO包含一个28位相位累加器，NCO输出被缩减为12位
。使用完全的相位累加器分辨率是不切实际的，因为这需要228次查表，并且也是不必要的。实际上只需要足够的相位分辨率，以保证误差小于1
0位DAC的分辨率即可。即要求SIN ROM必须有大于10位DAC分辨率两位的相位分辨率。使用控制寄存器的MODE控制位和POBI
TEN控制位控制SIN ROM使能。 ③ DAC（Digital-to-Analog Converter 数/模转换器）AD983
4芯片内部有一个高阻抗电流源的10位DAC，有能力驱动一个较宽范围的负载。满量程输出电流可以通过使用外接的一个电阻（RSET）来调
整，以满足电源和外接负载需求。DAC能够被设置为单端或差分工作模式。IOUT和IOUTB输出端可以通过等值外接电阻与AGND相连，
以改善补偿输出电压。只要满量程电压不超出正常工作范围，负载电阻可以根据需要确定数值。因为满量程电流由RSET控制，所以调节RSET
可以补偿负载电阻的改变。 ④ 比较器（Comparator）比较器将DAC的正弦曲线信号转换成方波信号，产生合成的数字时钟信号。D
AC输出在作为比较器的输入之前，应在比较器的外部进行滤波。比较器的基准电压是所加的VIN信号的时间平均值。比较器的输入采用AC耦合
，可以接收1V（VPP）的信号。比较器的输出是一个方波。控制寄存器内的SIGNPIB控制位和POBITEN控制位设置为“1”时，使
能比较器。⑤ 稳压器（Regulator）对于芯片内部的模拟电路和数字电路，AD9834提供独立的电源。AVDD提供了模拟电路部分
所需要的电源，而DVDD则提供了数字电路部分所需要的电源。这两个电源的取值范围均为2.3～5.5V，而且每个都是独立的，例如，模拟
电路部分能够工作在5V电压下，而同时数字电路部分工作在3V，或者是其他值。AD9834内部的数字电路部分通常工作在2.5V。在芯片
上的稳压器将在DVDD输入的电源电压降至2.5V。AD9834的数字接口（串行端口）工作电压也来自DVDD。这些数字信号在AD98
34内进行调整，使它们与2.5V一致。当AD9834的DVDD引脚的电源电压等于或小于2.7V时，引脚端CAP/2.5V和DVDD
将同时被约束，从而将芯片上的稳压器旁路。⑥ 控制寄存器AD9834包含一个16bit（位）的控制寄存器，用来将AD9834设置为用
户所希望的工作状态。⑦ 串行接口AD9834有一个标准的3线串行接口，并与SPI，QSPI，MICROWRE和DSP接口标准兼容，
它允许AD9834器件直接与微控制器连接。芯片使用一个外部串行时钟将数据/控制信息写入芯片。串行时钟频率的最大值为40MHz。串行
时钟可以是连续的，或者在写操作中闲置为高或低。当数据/控制信息被写入AD9834时，引脚端FSYNC被设置为低电平，并且一直保持为
低电平，直到数据的16个位完全被写入AD9834。图7.2.3 ADSP-2101/ADSP-2103与AD9834之间的串行接
口图7.2.4 AD9834的典型应用电路7.2.2 基于AD9852的300MHz DDS电路AD9852是一种高集成度的、
采用先进的DDS技术的数字频率合成器芯片，芯片内部包括一个带48位相位累加器的NCO、可编程的基准时钟倍频器、反向sinc滤波器、
数字倍频器、两个12位/300MHz DACs、高速模拟比较器和接口逻辑电路。若接上一个精密的时钟源，AD9852可以产生一个非常
稳定的、频率和相位振幅可编程的余弦输出，可以在通信、雷达等应用中做本机振荡器。AD9852创新的高速DDS核可提供48bit的频率
分辨率（300MHz系统时钟，1MHz的调谐分辨率）。AD9852电路可产生150MHz的输出信号，能以1×108/s频率的速率进
行数位调谐。余弦波（外部滤波）输出可以通过内部比较器而转换为方波，作为灵活的时钟发生器使用。芯片内部提供了两个14位相位寄存器，并
为BPSK操作提供了一个单独控制引脚端。对于更高要求的PSK操作，用户可以使用I/O接口进行相位编程。12位的余弦DAC，结合了更
新的DDS结构，提供极好的宽带或者窄带输出SFDR。12位的数字倍频器允许可编程振幅调制，余弦DAC输出精确的振幅。AD9852内
部有一个可编程的（4～20）×RFECLK倍频器，可以通过一个较低频率的外部基准时钟产生300MHz的内部时钟。外部的300MHz
时钟可以由单端或差分输入形式提供。AD9852的控制接口简单，可以采用100MHz的串行2线式或3线式SPI兼容接口或100MHz
并行8bit编程接口。AD9852使用独立的电源，具有多级低功耗控制功能。AD9852采用LQFP 80封装。AD9852适用于灵
活的LO（本机振荡器）频率合成系统、可编程时钟发生器，并可作为雷达和扫描系统的FM线性调频脉冲，还可用于设备的检验和测量，以及商业
或业余的RF发射器。图7.2.5 AD9852的合成LO应用电路图7.2.6 在扩频系统中应用的速率发生器方框图图7.2.7
利用一个镜像频率产生高频信号的电路方框图图7.2.8 可编程的“小数N倍分频”合成器方框图图7.2.9 基于AD9852的高
频合成器方框图图7.2.10 减少共模信号的差分输出电路图7.2.11 基于AD9852的时钟发生器电路方框图7.2.3 基
于AD9858的2GHz DDS电路AD9858是一个直接数字合成器（DDS），采用了先进的DDS技术，芯片内部有一个高速的、高性
能10bit（位）数/模转换器（DAC），能够形成一个数位可编程的、完整的高频合成器DDS系统、可产生频率为400MHz的模拟正弦
波。AD9858可提供快速频率跳变和高精度分辨率（32位频率控制字）。频率调谐和控制字经由8位（8bit）并行口或串行口输入AD9
858。AD9858 包含一个集成的充电泵（CP）和相频检波器（PFD）用来满足组合应用的需要，可以组成一个带锁相环功能的高速DD
S。芯片上还提供了一个模拟混频器，可以满足一个包括DDS、PLL和混频器组合应用的需要，例如频率转换电路、调谐电路等。AD9858
在时钟输入电路有一个分频器，它允许输入的外部时钟频率高达2GHz。在工业应用中，AD9858工作的最大温度范围为?40℃～+80℃
。AD9858采用EPAD-100封装。AD9858可以应用于VHF/UHF-LO合成器、调谐器、时钟发生器、移动电话基站跳频合成
器、雷达等系统中。AD9858直接数字合成器（Direct Digital Synthesizer，DDS）由一个带32bit相位
累加器和14bit相位偏移调整器的数控振荡器（NCO），一个高效高性能的DDS核和一个1GSPS（Giga-Samples Per
Second）的10bit数/模转换器组成。AD9858还有一个附加的自动频率扫描功能。AD9858芯片同时也提供了一个能在2G
Hz工作的模拟混频器、一个相频检波器（PFD）和一个具有高速同步能力的可编程充电泵。这些RF构件可以用来组成各种各样的频率合成回路
，亦能满足这类系统设计所需。在1GHz的内部时钟速率的驱动下，AD9858能直接产生频率为400MHz的正弦波。利用芯片上的混频器
和PFD/CP，可以使AD9858构成频率在1～2GHz范围内甚至更高的频率合成器。对于一个DDS系统来说，AD9858采用操作灵
活性大的模拟频率合成技术（PLL，混频），可以产生高频率分辨率的精密频率信号，并具有快速频率跳变、快速稳定时间和自动频率扫描等功能
。AD9858的设定很简单，只要将数据写入芯片上的数字寄存器即可。数字寄存器控制整个器件的运行。AD9858为控制器件提供了串行端
口和并行端口两种选择。四个预置可用的结构形式可通过一对外部引脚来选择。这些结构形式允许独立设置四种可选配置中任意一个配置的频率调谐
字和相位偏移调整字。AD9858可以通过程序而确定工作在单音频模式还是频率扫描模式下。为了节省能源损耗，还有个完全睡眠模式，在此期
间，器件的大部分电路都停止运行，以减少电流的消耗。DDS的详细描述可以访问Analog Devices 的网站http://www
.analog.com/dds。图7.2.13 AD9858 DDS合成器作为中间回路振荡器电路结构方框图图7.2.14 AD
9858 DDS 合成器作为单环PLL上变频器电路结构方框图图7.2.15 AD9858合成器作为直接上变频器电路结构方框图图7
.2.16 AD9858作为分数值为N的小数分频频率合成器电路结构方框图本 章 小 结本章介绍了DDS（直接数字式频率合成器）电
路设计所涉及的一些基础知识和电路实例，主要内容有：（1）介绍了DDS基本原理与结构，组合式频率合成器结构，频率合成器的主要技术指标，DDS的调制特性。（2）介绍了基于AD9834的50MHz DDS电路，基于AD9852的300MHz DDS电路，基于AD9858的2GHz DDS电路。掌握DDS电路的一些基本概念，DDS的结构和分析方法，DDS应用电路结构形式和特点，基于集成电路的DDS电路设计实例是本章的重点。利用集成电路进行DDS的电路设计，电路结构是比较简单的，重点在外部元器件的选择和印制电路板的设计上。建议学时数为4学时。注意：本章仅简要介绍了DDS应用实例的电路形式和印制板图，涉及一些芯片的技术指标、内部结构、引脚功能和封装尺寸等需要登录相关网站查询，以加深对电路设计实例的理解。 |
|
