|
麻省理工学院（MIT）的研究团队近日成功开发出一种基于二硫化钼（MoS2）的原子级薄晶体管，这是芯片领域又一次0的突破。 如果这种原子级的薄晶体管进入量产阶段，芯片技术的发展将突破摩尔定律的天花板，在高性能计算、人工智能、物联网等领域带来重大影响，并为柔性电子设备，可穿戴技术和智能纺织品等领域提供强大的支持。  摩尔定律是英特尔创始人之一戈登·摩尔的经验之谈，其核心内容为：集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。换言之，处理器的性能大约每两年翻一倍，同时价格下降为之前的一半。它并非自然科学定律，而是一定程度上揭示了信息技术进步的速度。而发表在4月27日《自然-纳米技术》上的这篇论文，意味着革命性的技术飞跃。  传统半导体芯片由块状材料制成，呈方形的3D结构，将多层晶体管堆叠起来实现更密集的集成非常困难。 科学家们于是想到用超薄的二维材料制成半导体晶体管，每个只有3个原子厚，这样就能堆叠起来制造更强大的芯片了。 然而将二维材料直接生长到硅CMOS晶圆上是一项重大挑战，因为这个过程需要大约600摄氏度的温度，而硅晶体管和电路在加热到400摄氏度以上时就可能会损坏。 麻省理工电气工程和计算机科学研究生朱佳迪（Jiadi Zhu，该论文第一作者）和同事，开发出了一种新技术，将低温生长区与高温硫化物前体分解区分离，可以通过金属有机化学气相沉积法，以低于300℃的温度合成二维材料，并直接在8英寸的二硫化钼薄膜CMOS晶圆上生长，无需任何转移过程。 更加令人惊叹的是，这种方法不仅能生长出光滑、高度均匀的层，而且将此前需要超过一天的时间，降低到不足一个小时。 与现有的硅基晶体管相比，这种原子级薄晶体管具有更高的集成度和性能。它不仅可以在更小的面积上集成更多的晶体管，还能实现更高的电子迁移率。研究团队在论文中报告了实现的电子迁移率约为35.9 cm²/V·s，这表明该原子级薄晶体管在性能上具有很大的优势。原文概述如下： 我们进行了一种低热预算合成方法（生长温度 我们设计了一个金属-有机化学气相沉积反应器，将低温生长区与高温硫族化合物前体分解区分离。 我们获得了在200上具有电均匀性的单层MoS2 毫米晶圆，以及电子迁移率约为35.9的高材料质量 平方厘米 电压−1 s−1。 最后，我们展示了MoS2晶体管的硅CMOS兼容BEOL制造工艺流程；这些硅器件的性能退化可以忽略不计（电流变化 我们认为，这是迈向未来电子产品单片3D集成的重要一步。 这意味着以后造芯片，或许可以像建大楼一样，把二维材料一层层地堆砌上去，为更密集、更强大的芯片铺平道路。 研究人员正在微调他们的技术，希望用它来生长更多堆叠的二维晶体管层。此外，他们还想探索低温生长过程在柔性表面（如聚合物、纺织品甚至纸张）中的应用，这样就可以将半导体集成到衣服或笔记本等日常用品上了。 论文： |
|
|
