问题一：什么是漏极开路？什么是上拉电阻·电路，下拉呢？漏极开路 就是说MOS管漏极悬空，什么也不接 至于漏极开路 在电路设计作为输入时，千万不能悬空，需要下拉电阻到地。因为漏极开路，单片机输入口为高阻抗，如果端口浮空，耦合很小的电流干扰都会产生一定的电压。或者将端口配置为输出口也可以 问题二：场效应管，什么叫漏极开路输出？？漏极开路输出与集电极开路输出相同，就是内部没有负载电阻。 漏极开路输出高电平时必须在输出端与正电源（VCC）间外接一个上拉电阻。否则只能输出高阻态。 问题三：漏极开路是什么意思就是场效应管的漏极在内部电极间或外部与电路、电源断开的意思。 问题四：什么是集电极开路和漏极开路？集电极开路是漏极开路分别指极点集和漏极在器件内部没有连接。这样，器件截断时，输出的是高阻状态，方便多个器件并联（称为线与）。 实际使用时，一般会在集电极和漏极外接一个电阻（上拉电阻）至电源，这样，这个电阻可以将唬阻状态变为高电平。而高电平的电压与电源电压相等。即高电平的电压是可控的，应用更加灵活。 问题五：芯片的引脚设置漏极开路功能的作用是什么?这个脚是输出信号用的，芯片的另外脚检测无信号时输出引脚高阻抗，不导通，芯片检测有信号时输出脚低阻抗，导通。 问题六：漏极输出,中的漏极是什么意思?漏极直接输出，不接上拉电阻。如果对于场效应管印象不深，理解为普通三级管好理解：就是集电极开路。 参考资料：*** 在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。本人虽然在念书时就知道其基本的用法，而且在设计中并未遇的过问题。但是前两天有位同事向我问起了这个概念。我忽然觉得自己对其概念了解的并不系统。近日，忙里偷闲对其进行了下总结。 所谓开漏电路概念中提到的“漏”就是指MOS FET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOS FET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成。如图1所示： 300)*** align=middle border=0 bbimg(this=> 组成开漏形式的电路有以下几个特点： 1. 利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。IC内部仅需很下的栅极驱动电流。如图1。 2. 可以将多个开漏输出的Pin，连接到一条线上。形成“与逻辑”关系。如图1，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。这也是I2C，SMBus等总线判断总线占用状态的原理。 3. 可以利用改变上拉电源的电压，改变传输电平。如图2, IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了。 4. 开漏Pin不连接外部的上拉电阻，则只能输出低电平。 5. 标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备双向输入、输出的能力。 300)*** align=middle border=0 bbimg(this=> 应用中需注意： 1. 开漏和开集的原理类似，在许多应用中我们利用开集电路代替开漏电路。例如，某输入Pin要求由开漏电路驱动。则我们常见的驱动方式是利用一个三极管组成开集电路来驱动它，即方便又节省成本。如图3。 2. 上拉电阻R pull-up的阻值决定了逻辑电平转换的沿的速度。阻值越大，速度越低功耗越小。反之亦然。 问题七：漏极开路门电路线于原理是什么“线与”逻辑是因为多个逻辑门的输出三极管（场效应管、二极管），共用一个上拉电阻，只要一个逻辑门输出低电平，即集电极（漏极）开路输出的管子导通，就把上拉电阻接地，输出低电平；只有全部输出管截止，输出端被上拉电阻置为高电平，这就是与逻辑的运算结果。 问题八：漏极开路输出的介绍漏极开路是驱动电路的输出三极管的集电极开路，可以通过外接的上拉电阻提高驱动能力。 问题九：严打开路什么意思 5分指在治安工作中一严打的思路指导严打快判打开稳定社会治安的途径的意思 |
|
|
