如何设计Buck变换中的自举电路

在降压转换器中，当高压侧开关为N沟道MOSFET时，会使用自举电容器的升压电路来驱动上MOS，这是在半桥电路中为高侧栅极驱动器供电的常见方式。自举电路包括用于电压阻断的自举二极管Dboot、用于能量存储的限流电阻器Rboot和电容Cboot。它是低压和高压应用中隔离电源的低成本替代品。虽然用于半桥应用的一些集成电路已经包括集成二极管，但实际上任何半桥设计都可以使用分立元件解决方案，从而使电路设计者拥有最大的自由度。

1.自举电路在降压转换器中的作用

降压转换器附近电路的配置取决于高压侧开关的极性。当P-ch MOSFET用于高压侧开关时，与使用N-ch MOSFET相比具有优势，例如能够以输入电压VIN作为栅极电压来驱动开关，以及电压降低和获得最大占空比。相反，使用P-ch MOSFET需要更大的芯片面积来传导相同的电流。

将N沟道MOSFET用于高压侧开关需要VIN+Vth（N沟道MOS的阈值电压）或更高的栅极电压。因为栅极电压高于VIN，所以需要升压电路。该电路配置有内部二极管和外部自举电容器（电荷泵型）。如上所述，包括外部自举电容器的成本在内的总成本可以降低，因为与P-ch MOSFET相比，芯片面积可以减少。

2.自举电路的工作过程

如图19-1所示，在电荷泵型升压电路中，基本部件包括二极管和电容器（自举电容器）。二极管通常作为IC中的一个元件内置，只有自举电容器连接在外部。

图19-1：自举电路拓扑

图19-2：Q1关闭，Q2导通时的电流流向

如图19-2所示，当Q1关闭，Q2导通时，半桥的开关节点SW被拉到接近地电位（GND），此时Vin通过D给Cboot充电。

图19-3：Q1导通，Q2关闭时的电流流向

如图19-3所示，当Q1导通，Q2关断时，半桥的开关节点SW被拉到接近电源电位（Vin），自举二极管D将开始阻断。在这种状态下，高压侧栅极电路与供电轨分离，并且仅由自举电容器供电。此时已经被充满电的Cboot两端电压为Vin，但是不能突变，所以此时VH点的电压=2×Vin-VD，达到上管Q1的导通阈值。上述过程中SW和BOOT引脚上的电压如图19-4所示，其中Vf是内置二极管的正向电压。

图19-4：SW和Boot处电压波形

当SW电压在图19-2中的开关操作期间较低时，电荷从VIN存储在电容器中，从而导致电容器两端的电压为VIN-Vf。当SW电压高时，BOOT电压增加到2×VIN-Vf，内置二极管将电压保持在2×VIN-Vf。因此，BOOT电压在VIN-Vf和2×VIN-Vf之间切换。

如果VIN电压>BOOT电压，二极管中会流过正向电流。当SW=接地时，BOOT电压为VIN-Vf。

假设VIN电压≤BOOT电压，二极管中没有电流流动。电容器两端的电压保持在VIN-Vf，因此，当SW=VIN时，BOOT电压为2×VIN-Vf。

当该BOOT电压用作高压侧N沟道MOSFET的栅极电压时，可以获得栅极和源极之间的电压VGS，该电压足以完全接通MOSFET。

在图19-5中，内置二极管的阳极连接VIN，BOOT电压可以增加到2×VIN-Vf，高侧N-chMOSFET的栅源电压差最大为VIN-Vf。当VIN-Vf超过VGS额定值时，高压侧N-ch MOSFET将被破坏。

图19-5：考虑防止超过VGS额定值的方法

如计算中所述，该BOOT电压可能超过高侧N-ch MOSFET的栅极和源极之间的击穿电压VGSS。因此，在设计具有高输入电压的产品时，如图19-6所示，将大约5V的内部电源连接到阳极，以使BOOT电压保持在栅极和源极之间的击穿电压以下。

图19-6：内置单独供电电源

当二极管的阳极连接到大约5V的内部电源时，高侧N-ch MOSFET的栅极电压最大为5V-Vf。因此，不会超过N沟道MOSFET的VGS额定值，并且可以保护高侧N沟道MOS。

3.自举电容的计算和选型

对于自举电容器的最小电容，请遵循每个数据表中描述的电容，使用小型陶瓷电容器作为自举电容器。有必要考虑陶瓷电容器的直流偏置特性，并确认实际电容与数据表中描述的电容相符。DC偏置特性是指由于施加在陶瓷电容器两端的DC电压而导致的电容变化特性。通常，随着DC电压的增加，电容趋于减小。此外，电容的变化也取决于尺寸。

图19-7：陶瓷电容器直流偏置特性实例

当向1005尺寸的陶瓷电容器施加16V电压时，实际电容明显低于0.1uF的标称值，大约剩下一半的标称值。尽管自举电容器的最小电容随每个IC而变化，但过小的电容可能导致电荷不足以用于栅极驱动，电荷不足可能导致栅极驱动不稳定并损害操作。

然而，我们建议使用满足最小电容的最小电容器，因为较大的尺寸会影响成本。相反，过大的电容会延迟电容器两端电压的增加，并降低栅极驱动电压。

电容的适当值可以从以下等式中获得。当高侧N-chMOSFET导通时，存储在自举电容器中的电荷被消耗用于栅极驱动。

QLOSS：N−ch MOSFET导通时消耗的总电荷

QG：栅极电荷和内部电路中的电荷损失

IBOOT：自举电容器的电流

f：开关频率

D：开关占空比

这里BOOT和SW之间的电压变化（ΔVBS）、自举电容器的电容（CBOOT）和QLOSS的关系表示如下。

考虑到需要将ΔVBS保持在0.1V或以下，方程式可描述如下：

图19-8：确定CBOOT所需的电路图

作为示例，使用QG＝10nC、IBOOT＝10nA、D＝0.3和f＝1MHz进行计算。根据等式(1)

当在等式(3)中代入该值时，

因此，Cboot应为0.1uF或更大。然而，应使用数据表中描述的电容，因为它们是根据从这些方程获得的结果设计的。

4.自举二极管（外置）的计算和选型 

尽管自举电路仅由三个组件组成，但仔细选择每个组件对于整个半桥的良好性能非常重要。下面概述选择自举二极管时的典型设计考虑因素。

闭锁电压：自举二极管必须设计为与半桥FET相同的阻断电压。它必须能够在半桥电路运行期间阻断静态高压电源电压VDC加上任何额外的关断过冲。

动态与静态性能：在选择自举二极管时，必须仔细考虑动态开关和静态电气参数，并且经常需要权衡。在高达数十kHz的低频设计中，快速二极管的动态参数需求比较宽泛，可以选择低VF和低泄漏的器件。然而，对于高频、快速开关应用，必须选择具有低结电容Cj和最佳反向恢复时间（最小trr和Qrr）的小型二极管。

二极管上存储的电荷将在每个开关周期期间打开和关闭，并且在高频下会导致Rboot中的相当大的损失。在非常高的频率设计中，自举二极管中的充电电流在低侧FET T2关断之前可能不会衰减到零，并且将发生反向恢复。在该操作期间，关断时额外电荷Qrr从高压侧电容器传输回来。这增加了所需的总充电电流。此外，快速的二极管恢复会导致可能导致强烈振铃引发EMI问题，甚至会触发栅极驱动电路的UVLO保护。由于这些原因，肖特基二极管可以是高频设计的一个很好的选择，即使它们的静态存储电荷通常大于相对普通的PN二极管。