|
2013年，堆叠式CMOS图像传感器被引入用于Mobile imaging。早期堆叠的CMOS图像传感器使用通硅通道（TSV）来连接传感器和逻辑芯片。此后不久，连接已从TSV更改为混合键的Cu-Cu连接。Cu-Cu连接可以直接集成在像素下方，允许细间距连接来增加链接的数量。如图所示，通过几个触点的稳定连接可以减少触点间距。
图像传感器的混合键合过程可以实现数百万个Cu-Cu连接，而没有连接缺陷。晶圆上晶圆混合键合技术用于大多数堆叠的CMOS图像传感器。细间距Cu-Cu连接是一种像素比例技术，但它并不总是最优的，特别是对于大型光学格式。
Cu-Cu连接间距允许在实践中实现具有足够像素大小的像素并行电路架构。使用细间距连接以百万像素分辨率实现了像素并行模拟数字转换器架构。如图所示，光电探测器、像素晶体管、模拟混合信号、数字处理器和存储设备现在可以更有效地集成。stacked device integration将进一步支持像素缩放。 像素缩放技术可以缩小高分辨率成像的像素大小，并在图像传感器的演变中发挥关键作用。首先，较小的像素大小可以捕获更高分辨率的图像。其次，它允许使用较小的芯片实现较小的相机模块，同时保持像素分辨率。总体而言，像素缩放技术可以降低图像传感器的成本，同时保持足够的像素分辨率，特别是对于移动设备。
上图显示了移动设备中图像传感器的像素间距趋势。 自2010年以来，像素缩放速度放缓，因为较小的像素无法保持高效的灵敏度和完整的井容量。然而，由于编码技术的进步，像素缩放在2018再次进入了发展阶段。从那时起，像素缩放加速，最新报道的像素间距仅为0.56微米。 芯片透镜下的彩色滤镜由钨壁隔开，以避免像素间串扰CrossTalk。应用低反射指数材料的分离墙，以提高入射光作为波导的高效收集。此外，Si层中的光电二极管通过填充聚硅或钨材料的深沟槽隔离（DTI）进行了光学和电气分离。DTI技术有助于更小的像素间距和更厚的Si光电二极管的更高方面分离。高面分离和波导技术解决了像素缩放的灵敏度和全井容量问题。随着像素晶体管占地面积的缩小，引入了三维像素晶体管，如fin field-effect transistors（FinFET），以改善有限像素区域的1/f噪声和随机电报信号，如图所示
一种名为Pixel-FinFET的多栅极晶体管通过使用浅沟隔离（STI）完全蚀刻到STI的底部，以小的总栅极电容增加有效通道宽度。 此外，可以通过去除通道中的杂质并使用光电二极管进行制造来应用undoped通道。这种结构可以形成一个载流路径，包括在栅氧化物薄膜通道界面上远离氧化物陷阱影响的区域。与集成在同一占地面积中的平面型像素晶体管相比，测量的1/f噪声和跨导电导（gm）如图所示。
通过1/f的降噪48%和gm增长43%的验证了这种架构。
CMOS图像传感器。3D顺序过程集成允许除传输门外，像素晶体管放置在与光电二极管分离的Si层上，如图所示
详见索尼全球首款双层晶体管像素堆叠式CMOS图像传感器：TechInsights初步分析和结果 和 A 2-Layer Transistor Pixel Stacked CIS for Large FWC and High QE。
|
|
|
。
。
。
