【原】开发使用原子层沉积法的纳米片氧化物半导体晶体管——期待半导体的高集成化、高功能化——

开发使用原子层沉积法的纳米片氧化物半导体晶体管——期待半导体的高集成化、高功能化——

○发布要点:

◆使用纳米片状的氧化物半导体开发了高性能、高可靠性的晶体管。
◆通过原子层沉积法开发了极薄的氧化物半导体的成膜方法，并进行了器件集成。
◆由于半导体的高集成化和由此带来的高功能化，利用大数据的社会服务的开展备受期待。

纳米片氧化物半导体晶体管和截面电镜照片

○发布概述:
　由东京大学生产技术研究所小林正治副教授和奈良尖端科学技术大学院大学物质创建科学领域浦冈行治教授等人组成的共同研究小组，通过使用原子层沉积法(注1 )形成氧化物半导体纳米薄膜的技术，成功开发出了以低温下可以形成的纳米片氧化物半导体为沟道材料的高性能、高可靠性晶体管(图1 )。氧化物半导体一直以来都是为了平板显示器而研发和批量生产的。 氧化物半导体可以在低温下形成，且具有高性能，因此作为下一个APP应用，在半导体集成化技术中的应用备受期待。 要将氧化物半导体用作晶体管的沟道材料作为半导体集成技术，氧化物半导体必须是纳米薄膜，并且器件必须具有高性能和高可靠性。 本研究开发了通过原子层沉积法将氧化物半导体均匀成膜为纳米薄膜的技术，开发了栅极覆盖氧化物半导体纳米薄膜的纳米片晶体管，实现了高迁移率和高抗偏置应力性。 根据本技术，半导体的进一步高集成化和由此带来的高功能化成为可能，期待着利用大数据的社会服务的开展。

○发布内容:

〈研究背景〉 以数据中心和IoT边缘设备(注2 )为基础设施，利用大数据的社会服务每天都在被创造。 为此，作为基础的计算技术的核心的半导体正在推进大规模集成化，现在，通过三维集成化，正在推进更高的集成化和高功能化。 通过在以往的硅基板上形成的半导体集成电路的布线层中形成晶体管，可以将高功能电路三维层叠，实现高集成化。 为此，需要能够在低温下形成的半导体材料，另外，使用该材料的晶体管为了高集成化，即使微细化也需要具有高性能、高可靠性。 氧化物半导体是迄今为止在平板显示器中使用的半导体材料，但在半导体集成电路的应用中需要纳米薄膜的均匀成膜，另外，希望开发使用该氧化物半导体的高性能、高可靠性的晶体管技术。 〈研究内容〉 由东京大学生产技术研究所小林正治副教授和奈良尖端科学技术大学院大学物质创建科学领域浦冈行治教授等组成的共同研究小组，开发了基于原子层沉积法的氧化物半导体纳米薄膜的成膜方法，开发了以纳米片氧化物半导体为沟道材料的高性能、高可靠性的晶体管 具体来说，开发了通过将In2O3和Ga2O3按原子层交替成膜来成膜InGaO(IGO )纳米薄膜的方法。 试制评价了以纳米片IGO为沟道材料的平面型晶体管，系统调查了性能指标迁移率和可靠性指标偏置应力阈值电压偏移(注3 )，揭示了迁移率和阈值偏移之间的折衷关系。 另外，为了解决其折衷，提出了用栅极覆盖IGO纳米片的Gate-All-Around结构，进行了试制评价，结果表明，实现了常闭动作，比平面型提高了2.6倍的驱动电流，提高了1.2倍的迁移率，大幅降低了阈值电压偏移(图2 )。

图1 :试制的纳米片氧化物半导体晶体管示意图和截面透射显微镜
图2 :纳米片氧化物半导体晶体管的(左上)电特性模拟结果、(左下)实测结果、(右上)迁移率(对平面型晶体管)、(右下)偏置应力阈值电压偏移(对平面型晶体管)

〈今后的展望〉 本研究使原子层沉积法均匀沉积氧化物半导体纳米薄膜成为可能。 今后，将推进高迁移率、高可靠性的氧化物半导体纳米薄膜的开发，发展为微细的晶体管和三维结构的晶体管，进行有助于半导体三维高集成化的研究开发。 根据本技术，半导体的进一步高集成化和由此带来的高功能化成为可能，通过实现高能效的计算，期待着利用大数据的社会服务的开展。

○主讲人:

东京大学 生产技术研究所 小林正治(副教授) <东京大学研究生院工学系研究科(副教授) > 平本俊郎(教授) 更屋拓哉(助手) 研究生院工学系研究科 奇特拉潘迪(特任研究员) 郝俊翔(博士生) 李卓(博士生) 日挂凯斗(硕士课程) 奈良尖端科学技术大学院大学物质创建科学领域 浦冈行治(教授) 上沼睦典(客座副教授) 高桥崇典(助教)

○论文信息:

〈研讨会名称〉2023 symposium on VLSI technology and circuits 〈题名〉a nano sheet oxide semiconductor fet using ALD ing AOX channel and in snox electrode with normally-off operation，high mobility and reliaty 〈作者〉Kaito Hikake，Zhuo Li，jun Hao，Chitra Pandy，Takuya Saraya，Toshiro Hiramoto，Takanori Takahashi，Mutsunori Uenuma

○研究资助:

本研究是在科研费“通过氧化物半导体和铁电体HfO2的融合创造三维集成器件及其应用技术(课题编号: 21H04549 )”、TSMC advanced semiconductor research project的支持下实施的。

○术语解释:

(注1 )原子层沉积法 原子层沉积法是传统的化学气相沉积法的一种，将反应前驱体以脉冲状短时间供给腔室，使单分子层饱和，然后以脉冲状短时间供给作为氧化剂的水和氧等，将饱和的分子层氧化形成原子层的氧化物。 这是一种通过重复该过程，可以在每个原子层进行成膜的方法。 平面上的成膜自不必说，即使是三维结构，其特点也是负载效果小，能够均匀成膜。 (注2 ) IoT边缘设备 例如，工厂配置了大量的小型传感器设备，获取工厂的各种过程数据并发送到服务器。 这样，在环境的各个位置配置了计算设备并连接到网络的情况称为Internet-of-Things(IoT )，该设备称为IoT边缘设备。 (注3 )偏置应力阈值电压偏移 当向晶体管的栅极持续施加偏置电压时，由于电荷被半导体中或者半导体与栅极绝缘膜的界面捕获，有时会观测到晶体管变为导通状态所需的栅极电压即阈值电压逐渐偏移的现象。 指该阈值电压偏移。

○联系方式:

〈研究相关咨询〉 东京大学生产技术研究所 副教授小林正治 Tel:[phone] E-mail:masa-kobayashi (请在末尾加上" @nano.iis.u-tokyo.ac.jp " ) 〈报道相关咨询〉 东京大学生产技术研究所宣传室 Tel:[phone] E-mail:pro (请在末尾加上" @iis.u-tokyo.ac.jp " ) 奈良尖端科学技术大学院大学企划总务课涉外企划系 Tel:[phone] E-mail:s-kikaku (请在末尾加上" @ad.naist.jp " )