影响高速差分信号辐射发射因素之阻抗设计 1、阻抗对高速差分信号辐射发射影响的深入分析 阻抗对高速差分信号辐射发射的影响分析: 信号从SOURCE端传输到SINK端,两者之间是通过高速线缆互联,信号传输过程源端阻抗、线缆阻抗、SINK端阻抗之间完全匹配,信号无损耗的由源端传输到SINK端。而实际上由于源端阻抗、Cable线阻抗、SINK端阻抗不可能完全做到阻抗匹配,主要原因是连接器处阻抗突变、Cable线材阻抗的控制、PCB布线阻抗的控制、器件本身的阻抗设计。 在高速差分信号规范中明确给出了通用阻抗的设计要求即100±15%,以此来保证信号传输的质量。从EMC的角度来说,阻抗突变与不匹配就会产生反射,导致信号出现过冲、振铃,驻波,导致信号基频和高次谐波的辐射发射问题。 阻抗与高速差分信号辐射发射问题的关系: 特征阻抗满足100±15Ω标准要求,不意味着高速差分信号的辐射发射测试就能够顺利通过;相比于特性阻抗,瞬时阻抗对高速差分信号的辐射发射测试结果影响更大。在满足100±15Ω阻抗标准限值的情况下, 瞬时阻抗更加平坦(阻抗变化范围越小越好)则意味着信号感受到的瞬时阻抗变化越小,向外空间辐射发射的能量也相应的最小。 阻抗匹配是高速差分信号辐射发射通过的最基本的条件,即必要条件,是非充分条件。阻抗失配对高速差分信号辐射发射测试结果肯定有影响。抛开源端阻抗、线缆阻抗不谈,我们重点谈一谈SINK端阻抗。 影响阻抗的实际因素: 前面我们谈到影响阻抗的因素是:线宽线距、铜厚、介质与介质厚度、与参考平面的间距、元件的焊盘引脚宽度与厚度等。在阻抗设计过程中需要对以上因素进行严格控制,并对生产制造工艺进行控制,方可以做出阻抗精确的PCB布线。 2、阻抗设计管控原则 影响阻抗的因素众多,如何管控阻抗设计,成为EMC工程师的必修课之一。
3、PCB阻抗设计案例: 修改器件PCB封装优化阻抗:
PCB Layout修改前差分信号阻抗设计
PCB Layout修改后差分信号阻抗设计 设计案例解析说明: 器件焊盘引脚是阻抗突变最严重的地方,在实际PCB设计过程中,可以通过修改器件引脚焊盘大小,来达到优化阻抗设计的目的。对于多层板因为参考层间距的问题,器件下方参考层需要做净空处理,保证阻抗设计达到标准要求。 控制线宽变化优化阻抗设计:
PCB Layout修改前差分信号阻抗设计 PCB Layout修改后差分信号阻抗设计 设计案例解析说明: PCB布线线宽的改变,阻抗随之改变,阻抗变化的剧烈程度与线宽变化成正比。解决因线宽突变造成的阻抗突变,最好的方法就是线宽保持不变;而实际PCB设计过程中是无法达到的,退而求其次可以采用渐变线的方式解决。 介质厚度对阻抗的影响案例:
撕掉高速差分信号线上贴纸前阻抗
撕掉高速差分信号线上贴纸后阻抗 设计案例解析说明: 介质材质及厚度也是影响阻抗非常重要的因素之一,由于高速差分信号布线处平坦、器件较少,PCB设计师习惯将板卡信息贴纸、板卡型号丝印放置在高速差分信号布线上,殊不知这样会导致高速差分信号阻抗的不连续,产生信号反射及高速差分信号辐射发射问题。 |
|