用于输出中断响应读I/O信号写I/O信号I/O写超前控制信号读存储器信号写存储器信号存储器写超前控制信号（3）8288输出控制
信号8288在进行总线读写控制中，需要提供相应的地址锁存、数据使能及方向控制等信号。8288提供的信号包括ALE
、DEN、DT/R和MCE/PDEN。2.4.28086最小模式基本时序1．总线读周期8086CPU进行存
储器或I/O端口读操作时，总线进入读周期，时序如下：1.总线读周期2.总线写周期3．中断响应周期4．总线请求和
允许周期2.3.58086微处理器最大/最小模式配置8086CPU有两种工作模式：一种称为最小工作模式，此时MN/M
X信号接+5V。在这种模式下，系统中只允许有一块CPU，所有指令都由该CPU执行，从而构成一个单处理机系统，所有控制信号由CPU引
脚产生；另一种为最大工作模式，此时MN/MX信号接地（GND）。在这种模式下，系统中可有多个处理机或协处理机，构成多处理机结构，
这时CPU将利用专用的接口芯片来产生控制信号。1、最小工作模式下的系统配置=1接+
5VMN/MXVCC8086CPU74LS373GDD74LS245DT/RGAB
RAMI/OI/O设备
CBBHE/S7DENDT/RRDWRIOA16~A19ALEAD0~AD15MN
/MXCLKREADYRESETM/8284ARESABDB111018171615141312
1234567898284AAEN1AEN2ASYNCRDY2RDY1CSYNCRESX2X
1EFIE/CREADYPCLKRESETOSCCLKVCCGND（1）时钟发生电路808
6系统中使用的时钟电路主要由一片8284A时钟发生器提供。8284A向CPU主要提供三个信号，第一个是系统工作的主时钟信号CLK，
用于驱动CPU工作；第二个是复位信号RESET，向CPU提供复位；第三个是就绪控制信号READY，当外部器件准备好后向CPU发出就
绪信号。（2）地址锁存电路8086为了实现AD0-15引脚的复用功能，须使用地址锁存电路。
锁存电路的功能是在8086总线操作周期的后几个时钟（T2～T4），保持待访问的内存或I/O接口上的地址信息。
在8086中常用的地址锁存器为74LS373/273、Intel8282/8283等。4Q2D2Q4D3Q3D
5D3736D8D7D5Q8Q6Q7QOEG1D1Q（3）数据收发电路用于对数据信息进行
缓冲驱动，并控制数据的发送和接收方向。在CPU的DT/R信号的控制下，数据收发电路能够进行双向的数据缓冲。8086系统
中常用的数据收发芯片有74LS245、Intel8286/8287等。1G2GA2A4A3A5A6A8A7A
1B2B4B3B5B6B8B7B1DT/RG2452、最大工作模式下的系统配置
8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设
备CBBHE/S7S0S1S2A16~A19AD0~AD15MN/MXCLKREADYRESET
8284ARESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1
S28288ABDBMN/MX=0接GND，控制总线由8288总线控制器产生。（1）不同状态下8288对应的输出命
令信号000 中断响应001 读I/O010 写
I/O011 暂停100 取指101 读存储器
110 写存储器111 无效S2S1S0INTAMRDC
IORCAIOWCIOWCMRDCMWTCAMWCINTAMRDCIORCAIOWCIOWCMWTCAM
WC8288各输出命令信号的功能MCE/PDENINTA状态设码器命令信号发生器控制逻辑控制信号发生器
AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAEN
IOWCMCE/PDENINTA状态译码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWT
CIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC输出命令信号MC
E/PDENINTA状态设码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORC
AIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC8086控制逻辑（2）8288
控制逻辑8288的工作受输入控制信号控制，控制信号包括IOB、、CEN和CLK，其功能是使82
88与CPU保持同步工作。AEN地址使能信号，当8288处于系统总线方式下（IOB=0），用于多总线同步。该信号保持低电
平115ns后，8288开始输出控制信号。AEN：CEN：8288片选有效信号，用于多片8288协调工作。CEN=1，
该8288工作=0，该8288不工作CLK：时钟信号，通常由系统时钟提供，同步控制信号的节拍。MCE/PDENINTA状
态设码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDE
NALES2S0S1CLKIOBCENAENIOWCIOB=0，系统总线工作方式=1，I/O总线工作方式
IOB：总线工作方式信号，决定该8288的工作方式。ALE：地址锁存允许信号DEN：数据使能信号DT/：数据收发
方向信号RMCE/：主设备使能/外设数据允许，复用信号PDENMCE/PDENINTA状态
译码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDEN
ALES2S0S1CLKIOBCENAENIOWC最小工作模式（2
）控制总线由CPU引脚直接产生。（3）用于构成单处理机小型系统。（1）MN/MX=1最大最小工作模式比较最大工作模式
（2）控制总线由8288总线控制器产生。（3）用于构成多处理机和数学协处理器大型系统
。（1）MN/MX=0主存I/OI/O设备CPU245373DBABCB8288系统
总线MN/MX主存I/OI/O设备CPU245373DBABCB系统总线MN/MXV
CC2.48086微处理器的基本工作时序时钟周期T：CPU工作的时间脉冲。由时钟发生电路提供，每个时间脉冲的间隔时间为
时钟周期。总线周期：每4个时钟周期完成一次总线操作，即一个操作数的读/写操作，称为总线周期。指令周期：完成一条指令的时间，
由整数个总线周期构成，指令功能不同其指令周期长度不等。空闲周期TI：无总线操作时进入空闲周期，插入的个数与指令有关。等待周
期TW：当被操作对象无法在3个时钟周期内完成数据读写操作时，在总线周期中插入等待周期。2.4.1时钟周期、总线周期和指令周
期2.总线写周期当8086CPU进行存储器或I/O接口写操作时，总线进入写周期，时序如下：3．中断响应周
期当8086的INTR引脚上有高电平信号，且中断标志IF=1时，8086CPU在执行完当前指令后，进入中断响应周期。
响应中断时CPU将执行两个中断响应周期。4．总线响应周期当系统中有其它的总线主设备请求总线控制时，CPU进入总
线响应周期。5．系统复位周期8086CPU的RESET引脚，可以用来启动或再启动系统。复位操作
可以让CPU进入一个确定状态，从而执行预定程序，使系统进入正常操作过程。2.4.38086最大模式时序在
最大模式下系统总线上的时序基本与最小模式相同，主要区别有以下几点：（1）控制信号不同在最大模式下，ALE、D
EN（注意不是）和DT/信号是由总线控制器8288发出的，而在最小模式下ALE、和DT/
信号由8086CPU直接发出。同时数据允许信号电平值相反，一个是高电平有效、一个是低电平有效。（2）命令信号由总线周
期状态信号控制8288产生。在总线时序中最小模式下的M/
信号将由
信号取代。S2S1S0RDENDENRIO、WR、
RDIORC、AIOWCIOWC、MRDC、MWTC、AMWC、课后作业：2.42.142.1
92.202.21 T2—T4为状态S3—S6同上也采用分时复用区分开。S4S3当前正在使用的段寄存
器的编码。00——ES01——SS1?0——CS1?1——DSS5 ：0808
6当前中断禁止与IF标志相同=18086当前中断允许S6：=0 8086当前与总线相连=1 8086当前未与总线
相连目的和任务：1、I/O接口的寻址方式。2、I/O设备接口电路与CPU的连接。3、简单接口电路74LS373、74LS
245。4、DMA控制器8237重点：I/O设备与CPU的连接，DMA控制器芯片8237的学习是本章重点。复习：1．CPU
的三总线的形成。RAM与存贮器的连接及读写。CPU与外设之间进行信息交换必须考虑两个问题：１、外设怎样与CPU连接，以进行
数据，状态和控制信号的转换。２、CPU怎样寻址相应的外部设备。本章围绕这两个问题讨论CPU支外部设备的寻址、存取、输入输出的基
本方法及微处理器对输入输出的控制。肖特基特性:金属半导体结的二极管。其正向起始电压较低。其金属层除材料外，还可以采用金、钼、镍、
钛等材料。其半导体材料采用硅或砷化镓，多为N型半导体。这种器件是由多数载流子导电的，所以，其反向饱和电流较以少数载流子导电的PN结
大得多。由于肖特基二极管中少数载流子的存贮效应甚微，所以其频率响仅为RC时间常数限制，因而，它是高频和快速开关的理想器件。其工作频
率可达100GHz。并且，MIS（金属－绝缘体－半导体）肖特基二极管可以用来制作太阳能电池或发光二极管。肖特基型脉冲上升时间很短，
适用于高速数字电路。）目的和任务：1、I/O接口的寻址方式。2、I/O设备接口电路与CPU的连接。3、简单接口电路74L
S373、74LS245。4、DMA控制器8237重点：I/O设备与CPU的连接，DMA控制器芯片8237的学习是本章重点。
复习：1．CPU的三总线的形成。RAM与存贮器的连接及读写。CPU与外设之间进行信息交换必须考虑两个问题：１、外设怎样与
CPU连接，以进行数据，状态和控制信号的转换。２、CPU怎样寻址相应的外部设备。本章围绕这两个问题讨论CPU支外部设备的寻址、
存取、输入输出的基本方法及微处理器对输入输出的控制。肖特基特性:金属半导体结的二极管。其正向起始电压较低。其金属层除材料外，还可
以采用金、钼、镍、钛等材料。其半导体材料采用硅或砷化镓，多为N型半导体。这种器件是由多数载流子导电的，所以，其反向饱和电流较以少数
载流子导电的PN结大得多。由于肖特基二极管中少数载流子的存贮效应甚微，所以其频率响仅为RC时间常数限制，因而，它是高频和快速开关的
理想器件。其工作频率可达100GHz。并且，MIS（金属－绝缘体－半导体）肖特基二极管可以用来制作太阳能电池或发光二极管。肖特基型
脉冲上升时间很短，适用于高速数字电路。）T2—T4为状态S3—S6同上也采用分时复用区分开。S4S3当前正在使用的段寄存器
的编码。00——ES01——SS1?0——CS1?1——DSS5 ：08086
当前中断禁止与IF标志相同=18086当前中断允许S6：=0 8086当前与总线相连=1 8086当前未与总线相
连输入4个T时钟的高电平有效信号产生一个有效复位操作，使IP、DS、SS、ES=0000H，CS=FFFFH。8086开机（
复位）后的第一条指令的地址FFFF0H。这是一个高地址区。DOS：00000H——9FFFFH的640K为程序区
A0000H——FFFFFH的360K为BIOSROM，显示缓冲区即DOS的保留数据区。WAIT指令后，外设输入=0可脱
离WAIT状态。该状态下CPU空操作，始终处于T1地址周期。（是唯一可以脱离WAIT方法）〈2〉2、1、0机器周期状态，输出
三态26、27、28脚提供当前总线机器状态信号作为8288的输入信号编码，由8288输出控制信号。P77表4-7为当前周期状态对
应操作。无源操作：210=111全高电平，表明操作过程即将结束。加一个新的总线周期尚未开始。实际上是一种等待状态。而在T4周期2
10只要有一个为高电平就表明一个新周期开始。其作用图于下：8288210
CBUS〈3〉总线封锁信号输出 29引线，由LOCK指令前缀产生，=0对外输出一个低电平表示当前指令已经封锁了总
线，另外的总线主设备不能申请总线使用权。〈4〉0、1总线请求允计信号，双向 0=0输入，外主设备向CPU请求总线使用权 0=
0输出，CPU向外主设备应答，表示总线请求已经允许。0比1有更高的优先权。当两个主设备同时产生总线请求时，首先响应接在0上的设备
，结束后再响应1上的设备。〈5〉8288总线控制器 P206图4-4中可见其结构图。1）结构译码器：译码210的输入信号
命令信号发生器：产生总线命信号 控制信号控制信号发生器：总线控制信号。控制电路：8288工作状态控制电路与2
10共同产生控制信号的译码，并执行。2）8288输出的控制信号ALE：地址锁存信号，输出T0周期ALE=1产生一个锁存命令。
：收发方向 控制8286的双向数据信号的输入输出DEN：数据输出允许信号：存贮器读信号，低电平有效，相当于=
1，=0：IO读信号，低电平有效，相当于=0，=0：存贮器写信号，低电平有效，相当于=1，=0：超前存贮器写，低电平有效。较
提前一个T周期增加写的时间，改善写的稳定性。：I/O写信号，相当于=0，=0：超前I/O写信号，作用与相同，只是对应于IO设备
。：中断响应信号。〈2〉2、1、0机器周期状态，输出三态26、27、28脚提供当前总线机器状态信号作为8288的输入信号编
码，由8288输出控制信号。P77表4-7为当前周期状态对应操作。无源操作：210=111全高电平，表明操作过程即将结束。加一个
新的总线周期尚未开始。实际上是一种等待状态。而在T4周期210只要有一个为高电平就表明一个新周期开始。其作用图于下：8288
210CBUS〈3〉总线封锁信号输出 29引线，由LOCK指
令前缀产生，=0对外输出一个低电平表示当前指令已经封锁了总线，另外的总线主设备不能申请总线使用权。〈4〉0、1总线请求允计信号，
双向 0=0输入，外主设备向CPU请求总线使用权 0=0输出，CPU向外主设备应答，表示总线请求已经允许。0比1有更高的优先权。当两个主设备同时产生总线请求时，首先响应接在0上的设备，结束后再响应1上的设备。〈5〉8288总线控制器 P206图4-4中可见其结构图。1）结构译码器：译码210的输入信号命令信号发生器：产生总线命信号 控制信号控制信号发生器：总线控制信号。控制电路：8288工作状态控制电路与210共同产生控制信号的译码，并执行。2）8288输出的控制信号ALE：地址锁存信号，输出T0周期ALE=1产生一个锁存命令。：收发方向 控制8286的双向数据信号的输入输出DEN：数据输出允许信号：存贮器读信号，低电平有效，相当于=1，=0：IO读信号，低电平有效，相当于=0，=0：存贮器写信号，低电平有效，相当于=1，=0：超前存贮器写，低电平有效。较提前一个T周期增加写的时间，改善写的稳定性。：I/O写信号，相当于=0，=0：超前I/O写信号，作用与相同，只是对应于IO设备。：中断响应信号。 |
|
