7.1总线结构7.1.1单总线结构7.1.2多总线结构7.2总线的仲裁与通信7.2.2总线的通信方式7.
3总线上的信息传送7.3.2总线复用7.4微机总线简介7.4.1IBMPC/XT总线7.4.2
IBMPC/AT总线7.4.3MCA总线7.4.4EISA总线7.4.5VESA总线7.4.6
PCI总线7.4.7未来总线FutureBus+小结PC总线发展到EISA和MCA时，系统性能已得到了较大
提高，但I/O总线的低传输速率限制了整体性能的提高解决这个问题的方法是将外设通过高速局部总线直接与CPU连接，以接近于CPU的
速度运行，可极大地提高系统的I/O能力。VL-BUS具有如下主要特点：①支持多种微处理器，如支持386SX、386DX、
486DX、486DX2等；②数据总线宽度为32位，可扩展为64位，也支持16位CPU如386SX；③最大总线传输速率为1
32MB/s；④与ISA/EISA/MCA兼容；⑤支持0～3个VL-BUS插槽，最多可支持3个VL-BUS物理设备，其主要
目标是高速视频控制卡、硬盘控制卡和局域网卡；⑥EISA总线需用一套专用芯片，而VL-BUS不需要专用芯片，因而成本低。图7.
12局部总线结构VL-BUS存在很多局限性，其表现如下：①用户必须根据CPU的速度及系统采用的扩展总线来选用特定的V
L-BUS卡；②系统中的一个VL-BUS总线不能在多于两个VL-BUS卡的情况下运行，否则，将降低系统性能；③由于其设计思
想是低价格、快速上市，因此，其设计简单，无缓冲器，当CPU主频大于33MHz时，会导致延迟，产生等待状态；④随着Windows
的推出，使用图形用户界面后，许多应用尤其是多媒体技术的应用，开始以全屏显示、全动画图像的方式使用计算机，输入/输出处理方面就发生了
很大的变化。假设显示器的分辨率为1024×768，用来显示真彩色(24位/像素)的动画，每屏的数据量就是2.25MB。为使画面
不致闪烁，每秒钟至少要显示30帧，数据的传输速率应达到67.5MB/s。实际上，从硬盘、CD-ROM或DVD中取出的图像、数据必
须先从磁盘驱动器通过总线传输到内存；然后，再次通过总线传输到图形适配器才能显示出来。这样，仅仅显示图像就需要135MB/s的总线带
宽，这还没有计算CPU和其它设备需要的带宽。ISA总线的最高传输速率是8.33MB/s，每个周期可以传输两字节，带宽最多也就是16
.7MB/s；EISA总线每周期传输4字节，带宽33.3MB/s。显然，它们都不能满足全屏显示图形的需要。为解决以上问题，1
991年Intel公司提出了PCI设想。1993年，PCI商品化。最早的PCI总线每个周期传输32位，速度为33MHz(总线周期为
30ns)，总的带宽为133MB/s。1993年推出了PCI2.0，到1995年又推出了PCI2.1，PCI总线的最高速度是6
6MHz，并能以64位传输，全屏、全动画显示是完全可行的(假定磁盘和系统的其它设备可以保证速度)。在任何情况下，PCI总线都不会
成为瓶颈。PCI(外部设备互联)是高速外设与CPU间的桥梁。它与VL-BUS不同，它在CPU和外设间插入了一个复杂的管理层
，以协调数据传输，并提供了一个标准的总线接口。该管理层提供信号的缓冲，使PCI能支持10种外设，并在高时钟频率下保持最高性能。
(1)PCI的结构图7.13PCI总线结构这个体系结构的两个关键部件是两片桥接芯片。PCI桥连接了CPU、内存和P
CI总线；ISA桥则将PCI总线和ISA总线连接在一起，而且还能支持一到两个IDE盘。图7.14所示体系结构的最大优点是CPU和
内存之间有一条存储器总线且带宽特别高，有了这条专用的高速内存总线后，PCI总线就可以为快速的外部设备(如SCSI盘、图形适配器等)
提供较高的带宽，且老的ISA卡也可以照常使用。虽然在图中只有一条PCI总线和一条ISA总线，但也可以有多条这两种总线。现在，
已经有了PCI到PCI的搭桥芯片，可以将两条PCI总线连接在一起，这样，大的系统就可以有两条或更多相互独立的PCI总线。系统中也
允许使用两片或更多PCI到ISA的桥接芯片，可以有多条ISA总线。PCI总线是同步总线，和所有PC总线一样。PCI总线上的所有
事件都发生在一个主设备和一个从设备间获得总线使用权的设备称为主设备，主设备负责控制总线的使用权。同主设备通信的设备称为从设备。
PCI支持64位地址和64位数据，为降低PCI总线的引脚数目，对地址信号和数据信号进行复用。复用的地址信号和数据信号的工作流程如
下:对读操作，在第一个总线周期，主设备将地址送上总线并传递给从设备；在第二个总线周期，主设备撤消地址信号并将控制权交给从设备；在
第三个总线周期，从设备将读出的数据送上总线并传递给主设备。对写操作，主设备不需要交出总线的控制权，因为地址和数据都是由主设备发出的
。不过，最小的事件依然需要三个总线周期。若从设备没有在三个周期内响应请求，它就要插入等待状态。不限大小的块传输和其它的几种总线类
型也是可以的。(2)PCI总线仲裁PCI总线的标准没有规定仲裁器使用的算法。循环仲裁、优先级仲裁，还有其它的算法都可以使用
。显然，好的仲裁器应该是公平的，即不能让一些设备永远处于等待状态。........这种仲裁模式使得在没有其它总线主设备申请
总线时可以进行长时间的数据传输(效率比较高)，同时，也可以对竞争的设备有较快的响应速度。(3)PCI的主要特点①支持总线主
控技术，允许智能设备在适当的时候取得总线控制权以加速数据传输和对高度专门化任务的支持。②支持突发传输模式。③不受CPU速度和
结构的限制，奔腾等微处理器都可使用。④与ISA/EISA/MCA兼容。⑤预留扩展空间，支持64位数据和地址。⑥支持自动
配置功能。无需手工调节跨接器、DIP开关或系统中断。⑦设有特别的缓存，实现外设与CPU隔离，外设或CPU的单独升级都不会带来根
本性的问题。⑧数据宽度32位，时钟频率33MHz时，最大数据传输速率为132MB/s。(4)几种总线的性能比较表7.
1几种总线的性能参数比较好很好有有有无限132/264/56832/64位PCI差差无无无有限
13232位VESA较好好无无有有限3332位EISA较好差无无无无816位ISA可扩
展性规范性支持3.3V并行动作自动配置猝发方式带宽(MB/s)线宽总线FutureBus+有
如下一些主要特征：①支持64位地址,64、128、256位数据传输。②异步数据传输定时协议。③与处理器、结构、技术无关
。④速度上不存在基于技术的上限。唯一的速度限制是物理限制(光速)。⑤容错：⑥完全支持Cache一致性协议和拆分事务处理。
⑦多处理器通信的消息传送协议。⑧完全支持总线到总线的桥路。该标准已经定义了VMEbus、MultibusⅡ和SCI总线桥路
。第7章系统总线总线是计算机系统内多个设备或部件间相互通信的公共通路在这个通路上传送地址信息、数据信息及控制信息
等。现代计算机系统的总线包括 内部总线、系统总线及处理机间的总线。内部总线是指CPU内部连接各寄存器与ALU部件的总线，它包
含在CPU数据通路内。系统总线是指计算机系统的主存储器及I/O接口之间的总线处理机之间的总线涉及到多机系统互联。本章讨论系统
总线上信息流的控制，涉及总线结构、信息传送方式及总线的控制与通信，并简单介绍几种微机总线。从物理结构来看，系统总线是一组互联线，
亦即传输线。这组传输线主要包括：地址线、数据线和控制线等3种，它们分别用于传送地址、数据和控制信号。地址线用于选择信息传送的设
备。地址线通常是单向线，地址信息由源部件发送到目的部件。在访问存储器时，地址线的宽度(根数)决定总线能直接访问存储器的地址范围
。地址线也用来指定I/O设备(端口)。数据线用于总线上的设备之间传送数据信息。数据线通常是双向线。数据线的宽度(根数)决定了
一次与存储器或外设交换信息的位数。控制线用于实现对设备控制和监视的功能。例如，CPU与主存传送信息时，CPU通过控制线发送读
/写命令到主存，启动主存读/写操作。同时，通过控制线监视主存送来的MOC回答信号，判断主存的工作是否已完成。控制线通常都是单向线
，有从CPU发送出去的，也有从设备发送出去的。除以上3种线外，还有时钟线、电源线和地线，分别用作时钟控制及提供电源。为减少信号失
真及噪声干扰，地线通常有多种，分布格式也很讲究。根据连接方式不同，常见的系统总线结构可分为单总线结构和多总线结构两种。在单总
线结构中，计算机系统的部件如CPU、主存储器及I/O设备等，都挂在一条总线上，它们之间以相同的形式进行通信，故称为单总线在单总线
系统中，主存与I/O设备都在同一条总线上，设备的寻址采用统一编址的方式，即所有的主存单元及外部设备接口寄存器的地址一起构成一个连续
的地址空间，即单总线地址空间。因此，访问内存或者外部设备只需由地址值来区别。不必再另设一类I/O指令，CPU就可以像访问主存一
样访问外部设备。单总线结构还可以在任意两台外部设备之间交换信息。外部设备必须向CPU申请总线使用权采用统一编址方法的优点
、缺点。多总线系统是为了克服单总线系统中分时使用总线、通信速度慢的缺点而设计的。它包含双总线系统和三总线系统。双总线系统在
CPU和主存间设置了一条专用存储总线，CPU通过它可直接与存储器交换信息，从而减轻了系统总线的负担。三总线系统在双总线系统的基
础上增加了一条I/O总线。系统总线连接CPU、主存和通道，I/O总线是通道与各外部设备进行信息交换的通路。其中，通道是一台专门负
责I/O的处理器，它分担了CPU处理I/O的功能，使系统的工作效率大大提高。7.2.1总线的仲裁方式总线为多个部件共
享，需要有一个控制机构来解决总线使用权的仲裁问题。要解决这个问题，还涉及部件使用总线的优先次序。当总线上某个部件要与另外一个部
件通信时，首先需要发出请求信号，请求使用总线。此时，可能同时有多个部件发出请求信号，总线控制机构就会按规定的优先次序，批准某部件使
用总线，即将总线使用权交给该部件，只有获得了总线使用权的部件，才能开始数据传送。总线控制机构，又称总线控制器，它的组成与总线仲裁
方式有关。总线的仲裁方式有两种： 集中仲裁方式和分布仲裁方式。集中仲裁方式将总线控制的逻辑集中在一起，由这个硬件设备负责分配
总线时间。可设置一个单独的总线控制器或者将它放在CPU中。分布仲裁方式中无中央控制器，将总线控制逻辑分散在各个连到总线的部件中，
由这些控制逻辑共同作用，分享总线。目前，系统总线多采用集中仲裁方式来解决总线使用权的控制问题。按各部件使用总线优先次序确定方法
的不同，集中仲裁与分布仲裁方式均对应有3种实现方法：串行链接、定时查询及独立请求。本节讨论集中仲裁方式的3种实现方法。1.串行
链接方式串行链接方式，又称为链式查询方式(见图7.4)，需要在系统总线中增加3根控制线：①总线忙(BS)线②总线请
求(BR)线③总线响应(BG)线工作机理......优先级.......特点.....2.定时查询
方式定时查询方式采用一个计数器控制总线使用权的策略。计数值通过一组设备地址线发向各部件由于每次计数不都是从0开始，而是可
以从“中止点”开始的，因此，每个部件的优先级可随机改变，这使它们使用总线的机会均等。3.独立请求方式在独立请求方式中，每个
部件均有一对总线请求线(BR)和总线批准线(BG)，而不采用共享请求线的方式(见图7.6)。独立请求方式的特点是响应时间快，不
必一个设备一个设备地查询。此外，独立请求方式对优先次序的控制相当灵活，既可采用优先级固定法，也可通过程序改变优先次序，还可通过屏
蔽(即禁止)某个请求，以禁止相应的部件使用总线。当共享总线的部件获得总线使用权后，就开始传送信息，即进行通信。为知道不同工作速
度的目的部件与源部件之间传送信息的类型、操作的类型，就必须进行通信的联络，或者说必须有通信联络的控制信号。通信联络的控制信号有同
步式和异步式两种，对应于两种不同的总线通信方式： 同步通信与异步通信。1.同步通信同步通信，又称为无应答通信，是指通信
联络信号采用同步式的一种通信方式(见图7.7)。在这种方式中，总线上的部件通过总线传送信息时，源部件除传送有关信息外，还传送同步
脉冲，作为公共的时钟进行同步。目的部件通过检查同步脉冲，才认为信号线传送的信息有效，可以取用。同步脉冲的产生方法有两种：一是在
总线控制器中设置统一的时钟系统，产生同步时钟，为所有部件共享，即由总线控制器发送到每个部件；二是每个部件自带时钟发生器，由源部件
发送同步脉冲，然而，它们必须与中央时钟发生器的时钟同步。在同步通信时，两个部件通过总线传送信息由定宽、定距的时钟同步，因而，传
送速度快，具有较高的传输速率，而且受总线长度的影响小，即当信号在总线上因长度而滞后时，也不会影响传送速率。同步通信适用于总线长
度较短及总线所连接部件的存取时间比较接近的系统。采用同步通信方式工作的总线称为同步总线。2.异步通信异步通信，又称为应
答通信，是指通信联络的控制信号采用异步式的一种通信方式，即总线上的部件通过总线传送信息时，源部件不只是单向发送信息，它在发出一个信
息后，要等待目的部件发回确认信号，再发送下一个信息，也就是说，源部件先发请求信号，等待目的部件给出回答信号，建立了通信联络标志，再
开始通信，在通信的每一个进程都有应答，彼此进行确认，它与异步控制的“握手”联络完全类似。异步通信中没有同步时钟信号。每个事件都由
前一个事件引起，当慢则慢，当快则快。采用异步通信方式工作的总线称为异步总线。7.3.1信息的传送方式总线上的信息也是以
数字信号的形式传送的，用电位的高低或脉冲的有无代表信息位的“1”或“0”。通常，总线信息的传送有两种基本方式：并行传送及串行传送
。此外，还有串并行传送。1.串行传送串行传送是指一个信息按顺序一位一位地传送，它们共享一条传输线，一次只能传送一位。通常用
第一个脉冲信号表示信息代码的最低有效位，最后一个脉冲为该信息代码的最高有效位。每位传送的“位时间”由同步脉冲控制。2.并行
传送并行传送是指一个信息的每位同时传送，每位都有各自的传输线，互不干扰，一次完成整个信息的传送。一个信息有多少位，就需要多少条
传输线。并行传送一般采用电位传输法，位的次序由传输线排列而定。3.串并行传送串并行传送是将一个信息的所有位分成若干组，
组内采用并行传送，组间采用串行传送。它是对传送速度与传输线数进行折衷的一种传送方式。4.传送宽度传送宽度即数据宽度，是指
获得总线使用权后，在一次总线操作中，通过总线传送的数据位数。所谓一次总线操作就是指在总线上进行一次数据传送。一次总线操作所需要
的时间称为总线周期。经过一个总线周期，传送部件就释放总线。常见的总线数据宽度有单字长、定长块两种。定长块适用于高速部件(如高速
外部设备)，每次可以传送一批信息到主存，即每个总线周期仍传送一个信息，但不释放总线，直到这批信息送完后，再释放总线。如前所述，总
线中包含了地址线、数据线和控制线。总线中地址线的根数越多，CPU能直接寻址的内存空间就越大。带宽是总线的一个重要指标，它表示单
位时间内总线传送数据的数量。数据线越多，单位时间内传送的数据就越多，也就是说总线的传送速度就越高。由此看来，总线中的地址线和数据
线是越多越好。但是，增加地址线和数据线会带来一些问题。如何在系统性能和系统成本之间协调，找到一个平衡点就是个大问题。解决以上
问题的途径是采用复用总线方案。该方案舍弃了将地址信号和数据信号分开使用的思路，把总线上的一部分线(如32根线)在总线操作中既当成地
址线，又当成数据线。20世纪70年代以后，微机发展迅速，出现了很多微机总线。如S-100，PC总线，AT总线，MULTIBUS
，VME，Q总线，NUBUS，MCA，STD，EISA，VESA及近几年出现的PCI总线等。总线技术之所以能不断发展，有以下
几点原因:①计算机系统采用总线结构后使整个系统的结构变得简单了②国际上通用的总线标准已得到各厂商的认可。③采用总统结
构的产品很容易升级，保护了用户原有的投资④由于系统的设计得以简化，又可以组织大规模生产，因此，降低了生产成本。⑤用户根据各
自的使用环境、条件和要达到的目标，对系统性能提出更高的要求，促使总线标准推陈出新，向宽带、高速方向发展。图7.8微机并行底板
总线结构PC/XT总线定义了62根信号线。其中数据线8根，地址线20根，控制线26根(含时钟信号)，电源5根，地线3根。在
具有这种总线结构的机器中，8088CPU、存储器和I/O设备之间的数据传送均发生在总线周期——通过总线进行一次操作所用的时间内。
总线周期分为如下两大类：①由8088驱动总线。它包括存储器读/写，I/O端口读/写和中断应答5种。②由DMA控制器驱动总线
。为了配合Intel80286等微处理器，IBM公司在PC/XT总线的基础上增加了一个36线的扩展插座，从而形成了AT总线
。其中增加了8根数据线。使总线数据宽度增至16位；增加了7根地址线，使直接寻址范围扩大到16MB；增加了4根中断信号线、8根DMA
控制线等。这种结构也称为IBM公司的工业标准结构，即ISA结构微通道结构(MCA)总线是是为微型、小型、中型和大型计算机设计
的，首先用于PS/2系列微机。它引入了多主系统及仲裁控制的概念，在电气和机械方面与PC/XT/AT总线不兼容。MCA的基本
性能如下：①32位地址线。可支持4GB寻址范围，也允许开发人员实现24位子集的地址总线(16MB)，也可以用作16位的I/O
总线②32位数据线。也可用作8位/16位/24位数据总线。③高速数据传输能力。可在一个传输周期(200ns)传输4B(By
te)，数据传输速率为20MB/s。④支持数据流传输过程，用于整块数据的传输。MCA采用了许多新技术，具有一些显著特点：如
采用异步结构，克服了同步总线中的等待问题，提高了总线的使用效率和系统的吞吐能力；定义了4位仲裁总线，可支持16个总统主设备及DMA设备，可以运行多个并行的操作系统，使多个CPU子系统可以并行工作；具有通过保留引脚定义新过程的能力，以达到增强功能，改善性能的目的，等等。EISA结构由EISA总线、ISA总线和处理机/存储器总线组成，如图7.11所示。这3种总线由EISA总线控制器EBC进行管理。因此，它既与ISA标准兼容，又有单独的处理器/存储器总线。EISA总线的性能、特点如下:①采用开放式结构，与ISA总线兼容。它包括与时钟频率、数据信号、控制信号相容，以及在物理结构上的兼容。②地址总线扩展到32根，使微处理器的直接寻址范围达到4GB。③数据总线32根，以充分发挥32位微处理器的性能。④不用提高总线时钟频率，而用减少一次传送的周期数的方法来提高数据传输速率，这样处理就兼顾了兼容性。其最大传输速率为33MB/s。⑤增强了DMA功能，且能在需要时自动将8位、16位、24位或32位数据转换到相应的数据宽度。⑥支持多处理机结构。采用自带微处理机的总线控制器(或称总线主控器)，最多可达16个。设有专门的总线仲裁机构 |
|
