课程设计任务书
初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS003片，74LS04，74LS08各1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。
要求完成的主要任务:
用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：
1.由晶振电路产生1HZ标准秒信号。
2.秒、分为00-59六十进制计数器。
3.时为00-23二十四进制计数器。
4.可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分、时进行连续脉冲输入调整。
5.整点报时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。
摘要 1
Abstract 2
1系统原理框图 3
2方案设计与论证 4
2.1时间脉冲产生电路 4
2.2分频器电路 6
2.3时间计数器电路 7
2.4译码驱动及显示单元电路 8
2.5校时电路 8
2.6报时电路 10
3单元电路的设计 12
3.1时间脉冲产生电路的设计 12
3.2计数电路的设计 12
3.2.160进制计数器的设计 12
3.2.224进制计数器的设计 13
3.3译码及驱动显示电路 14
3.4校时电路的设计 14
3.5报时电路 16
3.6电路总图 17
4仿真结果及分析 18
4.1时钟结果仿真 18
4.2秒钟个位时序图 18
4.3报时电路时序图 19
4.4测试结果分析 19
5心得与体会 20
6参考文献 21
附录1原件清单 22
附录2部分芯片引脚图与功能表 23
74HC390引脚图与功能表 23
摘要
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。
加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存1系统原理框图
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。
图1系统原理框图
⑴晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路：分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
⑷译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图2555与RC组成的多谐振荡器方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
图3石英晶体振荡器由集成逻辑门与RC组成的时钟源振荡器
图4门电路组成的多谐振荡器图
用555组成的脉冲产生电路:R1=15103ΩR2=68103Ω，C=10μF?，则555所产生的脉冲的为:f=1.43/[(R1+2R2)10310106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间石英晶体振荡电路2.2分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
图5.1CD4046内部框图图5.2CD4040内部框图
CD4040计数器的计数模数为4096（），其逻辑框图如图5.2。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。
综上所述，可选择CD4060同时构成振荡电路和分频电路。照图5.1，在和之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。
2.3时间计数器电路
一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图6所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
图674HC390(1/2)内部逻辑框图
秒个位计数单元为10进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与1Hz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为６进制计数器的电路连接方法如图7所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
图710进制-6进制计数器转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片75HC390实现24进制计数功能的电路如图8所示。
另外，图8所示电路中，尚余－2进制计数单元，正好可作为分频器2Hz输出信号转化为1Hz信号之用。
图824进制计数器电路
2.4译码驱动及显示单元电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示
图9方案一校正电路图
方案二：方案二与方案一原理差不多，但多了0.01uf的电容防抖动。
图10方案二校正电路图
方案三：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。
图11方案三校正电路
通过比较可知，方案二和方案三比方案一多了防抖动的措施，稳定性更好，方案二和方案三相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案二，既能实现防抖动功能，做出事物也更经济一些。
2.6报时电路
方案一：采用仿广播台整点报时的功能：每当数字钟计时快要到正点时候发出响声，通常按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。4低音（约500Hz）分别发生在59分51秒、发生在59分53秒、发生在59分55秒、发生在59分57秒、，最后一声高音（约1KHz）发生在59分59秒，他们的持续时间均为一秒。
图12方案一报时电路
方案二：方案二与方案一实现功能一样，电路不一样。
图13方案二报时电路
3单元电路的设计
3.1时间脉冲产生电路的设计
图14产生1Hz时间脉冲的电路图
CD4060同时构成振荡电路和分频电路。如图14，在MR和RS之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器可实现15级2分频，即可得1Hz信号。
3.2计数电路的设计
秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器CC40161。秒计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图4.所示由CC40161构成的60进制计数器。首先将两片CC40161设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。
图1560进制计数器电路图
3.2.224进制计数器的设计
同理当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态为“Q3Q2Q1Q0=0010”时，要求计数器归零。?
图161724进制计数器图
3.3译码及驱动显示电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示
图18译码及驱动显示电路图
3.4校时电路的设计
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是:1．在小时校正时不影响分和秒的正常计数。2．在分校正时不影响秒和小时的正常计数。
图19校时电路图
3.5报时电路
根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连，图19的三极管时为了驱动蜂鸣器。
图20报时电路图
3.6电路总图
图21电路总图
4仿真结果及分析
4.1时钟结果仿真
图22时钟结果仿真图
4.2秒钟个位时序图
图23秒钟个位时序图
其他计数器的时序图原理一样，这里就不在赘述
4.3报时电路时序图
图24报时电路时序图
蜂鸣器选择的是500HZ的，所以500HZ的脉冲过来时候会发出四个脉冲，也就是前面提到的四个低音
4.4测试结果分析
经测试之后，电路可以实现设计要求，可以实现数字钟的基本功能，比如计数，如图22，同时多功能模块校时功能和报时功能都可以使用，如图24。基于仿真结果可以认定，此次多功能数字钟的设计是成功的。
5心得与体会
在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。这学期数电实验课的考试就是做的数字钟，所以在计数模块上面有以前的经验，设计技术模块很快就得出了正确的结果，虽然跟实验室用得芯片不一样，但原理不一样，我也得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。当然这个不一定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。
每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，我们应该更注重实践，应付考试有考试的方法。这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。通过这次课程设计，我还更加深了理论知识的学习。这次的设计电路我用到了计数器、译码器等，通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，发现它们的功能远比书上说的多很多，可以利用不同的接法设计出各种各样不同的电路出来。模电课程设计学到得方法在这里可以继续使用，比如MULTISIM等学习软件，给设计提供了很大的便利。课程设计机会不多，这学期很好，有足够的时间，上学期因为模电课程设计临近期末才给出来，做得很匆忙，觉得不是敷衍老师，而是敷衍自己。虽然自己很努力的做了，但觉得做得不够好，难免有点遗憾。这学期本来课不多，课程设计又给得比较早，自己认真做了，觉得还是小有收获。
碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。
6参考文献
1《数字电子技术基础》康华光主编高等教育出版社。
2《电子线路设计·实验·测试》第三版，谢自美主编，华中科技大学出版社。
器件型号 用途介绍 数量 74LS48 译码器 6 BS202 数码显示器 6 74HC390N 多功能的计数器 3 74LS04 6反相器 1 74LS00 2输入与非门 3 74LS08 4输入与门 1 Crystal 晶振 1 Buzzer 蜂鸣器 1 Resister 100欧姆电阻 6 Resister 3.3K欧姆电阻 2 Resister 1K欧姆电阻 1 Resister 22欧姆电阻 1 103 0.01uF电容 2 Switch 开关 2 9013 NPN 1 3《电子线路综合设计实验教程》刘鸣主编天津大学出版。
附件1
本科生课程设计成绩评定表
姓名 Xxx 性别 专业、班级 课程设计题目：多功能数字钟电路设计 课程设计答辩或质疑记录：
为什么不选择用555芯片组成的多谐振荡器来产生秒脉冲？
答：因为这是数字钟的设计，显示的是时间，对秒脉冲的精度要求相当高，所以选择晶振来产生脉冲，力求显示时间的准确性。
校时电路的原理是什么？
答：主要是通过与门的锁门功能来实现，当与门的一个输入端为0时，输出肯定为0，当与门的一端为1时，输出跟另一段的输入相同。
设计的过程中，你觉得哪里最困难？
答：仿真的时候的译码器和7段那里碰到了一点困难，不加那保护电阻的话7段显示不出东西来，但最后还是查资料把问题解决了。
成绩评定依据：
最终评定成绩（以优、良、中、及格、不及格评定）
指导教师签字：
年月日
设计过程
时间显示模块电路可以用3个CD4518作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CD4518是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十进制和二十四进制的计数器。
整点报时模块电路用的是555芯片和一块CD4068芯片组成的电路，555芯片可以接成多谐振荡器，提供交变信号使蜂鸣器发出声音，而整点报时的控制可以用CD4068实现，CD4068是8输入与/与非门，
可以在整点之前输出脉冲信号，经过由555芯片组成的多谐振荡器，为其提供一个信号，这样由多谐振荡器输出端可以使蜂鸣器发出“嘀、嘀、嘀”的响声。
秒信号发生器可以用实验箱上的秒脉冲信号代替。
考虑到开关抖动现象，校时模块电路实验实验箱上的按键开关，每输出一个脉冲信号可以改变分个位和十个位，同时考虑到干扰问题，进位接线和校时接线接在不同的时钟输入端。
电路仿真与设计
1所需芯片及芯片管脚图
CD4518CD4068
CD4002CD4011
CD4069555
2时、分、秒显示电路模块设计
整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。
上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现0110——0000，即六十进制。
上图是分计数显示电路设计图，原理与秒计数显示电路接近，分个位的时钟输入端接来自秒十位的进位信号，另外一个时钟输入端接校时电路模块，由于设计的过程是分块设计的，因此先将该时钟输入端接地，分十位的原理也是一样的。
下图是时计数显示电路设计图，与分、秒不同的是，这一块是24进制，当时十位为0、1的时候，时个位正常从0—9显示；当时十位为2时，要求时个位的显示是0、1、2、3，然后就回到0，因此在置零这一部分接法不同于分、秒计数显示电路，考虑到当时计数器为23时必须变为00，即当时十位输出为0010、时个位输出为0100时，分别变为0000、0000，因此可用一个与门实现，按如图的接法，并且注意到时十位和时个位都必须置零。
3校时电路模块设计
校时模块的设计思路如图所示，使用实验箱上的消除抖动的按键开关，每按一次就输出一个信号，调节分个位和时个位，考虑到实际接线时可能会出现干扰现象，即校时模块中的校时信号会影响到原来的秒十位进位信号和分十位进位信号，所以进位信号输入和校时信号输入接在不同的时钟端，这刚好利用了CD4518有两个时钟输入端的优点。
3.4报时电路模块设计
报时电路模块中的报时信号输出电路如下图所示，用的芯片是CD4068，CD4068是一个8输入与/与非门，与非门的引脚分别接CD4518芯片的对应的输出引脚，使其在59分51秒开始输出报时信号，根据要求将报时信号设计为第51、53、55、57、59秒时输出报时信号，向由555组成的多谐振荡器发送信号。
下图是由555芯片和电阻、电容构成的多谐振荡器，电阻的一端输入经过CD4068的报时信号，使电路导通，从而在555输出端产生一个交变信号使得蜂鸣器发出声音。
第2页共30页
20
-22-
综合电路图
|
|
