集成电路工艺原理

/43二氧化硅质量的检验一、氧化膜的缺陷检查1、氧化膜针孔的检测EPW（邻苯二酚－乙二胺－水腐蚀法）阳极氧化法氯气腐蚀法
MOS二极管法2、氧化导致的层错的检测（OISF：Oxidationinducedstackingfaults)氧化后
，用HF去除SiO2,用Sirtl溶液腐蚀Sirtl溶液：100mlH2O+50gCr2O3+75mlHF3
、氧化膜中钠离子含量测定（在后面电学测量中讲到）观察衬底腐蚀情况观察衬底染色情况/43OISF–Oxidation
InducedStackingFault氧化时产生大量的间隙原子。这些点缺陷易于聚集为大的2D缺陷——层错。层错位于界面，
成为重金属的吸杂中心，导致器件漏电。高压氧化（低温）和掺氯氧化，均有利于抑制OISF。/43厚度测量机械法比色法椭偏法
光干涉法C-V测量Stylus1、机械法二氧化硅质量的检验台阶仪-profilometer/432、比色法/
433、光干涉法（Interferometry）由光的相干原理，膜表面与界面反射二束光相干涉。由光学原理，两束
光的光程差为入射光的波长整数倍时出现加强的亮度n：二氧化硅折射率?：入射光波长如?=589.6nmm：干涉级数垂直入
射时:/434、椭偏法（Ellipsometry）单色光经过起偏器变成偏振光，再经1/4波片变成椭圆偏振光，照射样品，再
经过膜的反射、检偏后进入光电管。两个相互垂直的偏振光的分量的振幅与相位变化是与膜厚度及折射率有关，查图表（软件自动计算）可得到
厚度。/43椭偏法是一种非常精确、非常灵活的测试方法厚度测量:测量结果给出周期性的厚度结果需要知道薄膜的一些性质
多种波长测量厚度和折射率（refractiveindex）：可以决定不同材料的厚度及折射率多层薄膜：可以用多波长和多
角度来决定多层薄膜的厚度/43正电压加在金属电极上，相当于积累区（accumulation）负电压引起衬底部分耗尽（dep
letion）进一步加负电压，使得反型层（inversion）出现。三、电学测量QG=qNDxD+QI/43低频时，Q
I完全平衡了栅上电荷，因此Cinv=Cox在高频时，由于QI跟不上频率的变化，所以Cinv为Cox和CD的串联。LF<1Hz
深耗尽：在快速扫描时，由于QI跟不上扫描速度的变化，因此xD必须增加来与栅上电荷平衡/43Qit的作用下，C-V曲线的畸变
界面电荷对于MOS电容C-V曲线的作用Q=Qf+Qot+Qm/43氧化膜中可动离子(Na+)含量测定（B-T）1、初次测
量C-V曲线①2、栅极加约1MV/cm的正向偏压，同时器件加热至200-300?C。预定温度下栅电压维持10～30分钟，确
保可动离子都到达Si-SiO2界面。保持偏压，器件冷却至室温。再次测量C-V曲线②。3、重复步骤2，但是栅极加负偏压。测得C-
V曲线③。/43热氧化总结热氧化是CMOS的关键工艺，特别是栅氧化，其厚度必须以原子级别控制。热氧化主要用于栅/隧穿介质、
掩蔽和场氧化。热氧化的基本原理是：氧化剂在二氧化硅中的扩散和在界面处的反应。氧化硅在界面生长并消耗体硅。干氧、湿氧和水汽氧化。
D-G(直线－抛物线)模型及其修正——B、B/A意义及模型应用。影响氧化速率的因素：压力、杂质浓度、晶向、掺氯。杂质再分布。
Si/SiO2界面性质优于所有其他半导体/介质界面。(100)界面性能最佳。氧化层电荷（Qf,Qit,Qm,Qot）可以用M
OSC-V测量。非平面氧化受到晶向、氧化剂2D扩散和应力效应作用,导致在转角和有形区域氧化速率的下降。60年代Qm是
一个很严重的问题，在70年代经过清洗工艺的改进，这个问题在70年代大部分消失，但是即使在今天仍然是一个问题。Qot在这些年
来受到重视。因为在小尺寸器件中，电场很高，这些高电场使电子具有更高能量，可以达到注入到栅氧化层中的能量。如果存在oxidetra
p，或者是由于电子注入，会发生chargetrapping,使得器件阈值电压随时间漂移。测量厚度最简单的方法。如果
一束单色光照在样品上，一些光会被直接反射。如果膜层是透明的，那么有一些光会从膜下表面反射。在一定的波长范围内，两束光会同相位，因而
相叠加；而另外一些波长，光会相消。结果就是反射光的强度随波长有最大值和最小值。椭偏是一个更好的方法。在概念上，椭偏和光干涉
法相同。在椭偏中，用偏振光，当光从衬底反射回来时，测量其偏振程度的改变。通常来说，偏振程度和薄膜及衬底都有关系。一般情况下，当衬底
的光学性质已经了解，薄膜在所用的波长下是透明的，反射光的偏振程度的改变和薄膜厚度及反射指数有关。INFO130024.02
集成电路工艺原理第五章热氧化原理(下)/43集成电路工艺原理仇志军[e-mail]邯郸
校区物理楼435室/43大纲第一章前言第二章晶体生长第三章实验室净化及硅片清洗
第四章光刻第五章热氧化第六章热扩散第七章离子注入第八章薄膜淀
积第九章刻蚀第十章后端工艺与集成第十一章未来趋势与挑战/43D－G模型?氧化速率为上节
课主要内容压强、晶向、掺杂和掺氯对氧化速率的影响/43掺有杂质的硅在热氧化过程中，靠近界面的硅中杂质，将在界面两边的硅和二
氧化硅中发生再分布。其决定因素有：杂质的分凝现象杂质通过SiO2表面逸散氧化速率的快慢杂质在SiO2中的扩散速度热氧化
时杂质在界面上的再分布/43热氧化时杂质在界面上的再分布的诱因杂质在Si和SiO2中的溶解度不同，扩散系数不同，热氧化时，
杂质在SiO2－Si两边要重新分布，这种规律由分凝系数（SegregationCoefficient）来描述杂质在硅中的平衡浓
度杂质在二氧化硅中的平衡浓度k=＝C1C2/43k<1，并且杂质在氧化物中扩散很慢。例如B，k=0.3杂
质在SiO2界面处浓度很高k<1，并且杂质在氧化物中扩散很快。例如B在含H2气氛下氧化，杂质在Si界面处的浓度趋于零。/
43k>1，并且杂质在氧化物中扩散慢。例如P，As，Sb杂质在硅界面处堆积www.guiwenji.c
om鬼吹灯k>1，并且杂质在氧化物中扩散快。例如Ga，硅界面处的杂质浓度低于体浓度。/432D热氧化——由于受到转角处
对于热氧化时体积膨胀的限制，2D热氧化不同于平面的热氧化/43氧化硅在凸角和凹角处均比平坦处薄凹角比凸角影响更大氧化滞后
与转角的曲率半径r相关：r越小，滞后越严重低温下氧化滞后更严重。1200?C未见滞后。/43凸角凹角/43晶
向：在薄氧化层区域对氧化速率的作用2D氧化扩散–2D扩散方程及仿真技术体积膨胀带来的应力：非平坦表面的应力更大物理机理
解释硅SiO2新生SiO2/43热氧化方法热氧化炉（furnace）常规热氧化掺氯氧化氢氧合成氧化高压氧化
/431、常规热氧化/43例题1、<100>硅片上表面有200nm氧化层（a）如果上述氧化层在1100?C干
氧中生长，生长时间为多少？（b）如果硅片重新送回氧化炉（往往是另一个炉子），继续在1000?C下水汽氧化，多长时间可以增加氧化
层厚度至500nm？关于?干氧氧化，用xi＝25nm计算xi?0，?代表的是在现在条件下生长xi所需的时间，与实际生
长的方法无关水汽氧化，用xi＝0计算，?＝0xi＝0/43(a)补偿值3/43(b).2/432、掺氯
氧化氯源3%HCl，三氯乙烯TCE（C2HCl3），三氯乙烷（TCA），三氯甲烷，Cl2，NH4Cl，CCl4等方法
最好瓶装HCl气体，使用方便，浓度容易控制二步TCE或TCA法－850oC干氧850oCTCE
或TCA氧化1050oCTCE或TCA氧化1050oCN2中退火–降低Qit/433、氢氧合成氧化
2H2+O2=2H2OSi+2H2O=SiO2+2H2/434、高压氧化：一种低温快速的氧化方法B和B/A与
氧化剂分压近似成正比在一个大气压下，每增加一个大气压氧化速率增加一倍如速率不变，则每增加一个大气压，温度下降30?C但
在VLSI工艺中，尚未广泛使用，原因：1）安全问题，一般设备需要25atm2）设备占地太大，生产产量小3）厚度不均匀
/43/43Si/SiO2界面特性1）固定氧化物电荷，QfFixedOxideCharge2）界面陷阱电荷，Qit
Interfacetrappedcharge3）可动离子电荷，QmMobileioniccharge4）氧化物陷阱
电荷，QotOxidetrappedcharge/431、固定氧化物电荷，Qf（fixedoxidecharge
）位置：靠近界面氧化层内<2～3nm范围电荷：正电荷。电荷密度：109-1011cm-2。电荷态在器件工作期间不变化。来
源推测：由不完全氧化的带有净正电荷的Si引起的。特点：Si中的杂质浓度、导电类型及SiO2厚度与Qf关系不大Qf和生长温度关
系：温度升高，Qf下降。降温速率越快，Qf值越低，但硅片直径大于100mm的硅片不宜降温太快。氧化速率越快，Qf越高Qf
<111>:Qf<110>:Qf<100>=3:2:1重复性好?Si·/43Deal三角关系（DealQfT
riangle）斜边代表了Qf和温度的关系温度升高，Qf降低垂直边表示氧化温度不变，只要改变气氛（N2或Ar）会使Qf大大降
低水平边表示在惰性气体中的降温过程适于（111）硅（100）硅约小3倍/432、界面陷阱电荷/界面态，Qit（Inte
rfacetrappedcharge）位置: Si/SiO2界面来源推测:1)在衬底硅指向氧化层的Si表面的悬挂
键（Danglingbond?Si·）2)可以束缚载流子的界面电离杂质（荷电中心）电荷：能量处于禁带中，可以和Si交
换电荷，电荷态依赖于偏压，可能是正，负或者中性；密度109-1011cm-2eV-1与Qf为同一来源：高Qf一定高Qit。
/43/43Qit和下列因素有关：氧化温度，氧化气氛（湿氧、干氧），晶向等Qit和干氧氧化温度的关系1）Qit随温度升
高而降低；2）干氧Qit高于湿氧3）在能带中间部分，Qit(100)比Qit(111)低约5倍www.l
ibaiwu.com官场小说降低Qit的方法低温金属化后退火（PMA）（lowtemperaturepost-met
allizationanneal)在H2或H2－N2（FormingGasAnnealing,FGA）中350－500
?C退火30分钟退火前，Qit约1011cm-2eV-1退火后，Qit约1010cm-2eV-1-可应用/43A
nnealingw/oH2500oC/10min/10%H2inN2450oC/10min/25%H2i
nN2MidgapQit(1011cm-2eV-1)Oxidationtemperature(oC)3.02
.52.01.51.00.5024681210120011001000900通过FGA有效地降低Q
it的实例/43Qf和Qit与晶向的关系——（100）最低Qit&Qf：温度越高，越小界面越粗糙，越大<100
>比<111>小得多低温合金退火（氢钝化）高温氩气退火掺氯氧化/43位置：可以在氧化层中任意地方。开始位于栅（金属或多
晶硅）/SiO2界面，如在正偏或加温情况，Qm将向Si/SiO2界面移动。来源：金属化(Metallization)及别的污染。
碱金属离子（Na+,K+）玷污引起（以网络变性体形式存在）。会引起MOS器件阈值电压VT的变化和稳定性问题。3、可动离子电
荷，Qm（mobileioniccharge）/43减少Qm的具体方法1)清洗石英管O2-HCl气体1150?
C/2h2)采用掺氯氧化，源有HCl-O2、TCE、TCA等3)用磷硅玻璃PSG（phosphosilicategl
ass）4)Si3N4作为最后钝化层Notanissueanymore!/43位置：位于氧化层中任意地方。来源
:1）氧化层中一些断裂的Si-O、Si-Si、Si-H、Si-OH电离辐照（ionizationirradiation）
VLSI工艺过程引入：如电子束蒸发、溅射、等离子体刻蚀、电子束或X射线光刻、离子注入结果：这些陷阱会捕获空穴或电子，影响器件
的工作1000?C干氧化可以改善SiO2结构，使其不易打断——抗辐射氧化可通过在H2或惰性气体中300?C消除。加对于辐
射不敏感的钝化层，如Al2O3和Si3N44、氧化物陷阱电荷，Qot（oxidetrappedcharge）INFO1
30024.02集成电路工艺原理第五章热氧化原理(下)60年代Qm是一个很严重的问题，在70年代经过清洗工艺的
改进，这个问题在70年代大部分消失，但是即使在今天仍然是一个问题。Qot在这些年来受到重视。因为在小尺寸器件中，电场很高，这些高电场使电子具有更高能量，可以达到注入到栅氧化层中的能量。如果存在oxidetrap，或者是由于电子注入，会发生chargetrapping,使得器件阈值电压随时间漂移。测量厚度最简单的方法。如果一束单色光照在样品上，一些光会被直接反射。如果膜层是透明的，那么有一些光会从膜下表面反射。在一定的波长范围内，两束光会同相位，因而相叠加；而另外一些波长，光会相消。结果就是反射光的强度随波长有最大值和最小值。椭偏是一个更好的方法。在概念上，椭偏和光干涉法相同。在椭偏中，用偏振光，当光从衬底反射回来时，测量其偏振程度的改变。通常来说，偏振程度和薄膜及衬底都有关系。一般情况下，当衬底的光学性质已经了解，薄膜在所用的波长下是透明的，反射光的偏振程度的改变和薄膜厚度及反射指数有关。