数电讲课—实验用74LS192计数器设计n进制计数器74LS192芯片是同步双向十进制计数器，还有清零和置数功能MR为异步清零端，不受时钟控
制P0~P3为并行数据输入端，计数的初始值Q0~Q3为数据输出端CPD和CPU为时钟信号，分别控制减法计数和加法计数PL为置数控制
端TCU为进位输出端，TCD为借位输出端十进制波形图从上往下依次是Q0，Q3，TCU的输出波形百进制波形图从上往下依次是1Q0，2
Q0的输出波形根据n的大小和特征来决定计数器的设计方法①n≤10；一个计数器②n＞10；两个计数器n为合数；两个小于10的计数器
级联（24=38=4）n为素数注：实验过程中输出端直接连到显示译码器或者示波器，所以不采用置数法（置数置为0也可以），只用置
零法，不考虑自启动问题n≤10时比如n=6状态转换：0000-0001-0010-0011-0100-0101-0000从011
0处打断循环，直接清零即可，Q1和Q2取两次与非波形图从上往下依次是Q0，Q1，Q2，Q3的输出波形n≥10且n为合数时，可以分解
为两个小于10的计数器然后级联即可，上一位的进位信号作为下一位的计数时钟。比如n=36=666进制时输出端反馈清零时输出一个高电
平信号，可以直接接到下一级计数的时钟端波形图重点：n≥10且n为素数时，可以参考n≤10的情况，区别在于从100循环内打断，反馈清
零可能两个计数器的输出端都要参与。（三个及三个以上计数器级联不考虑）n=43时状态转换：00000000-00000001-…
…-01000001-0100-0010-00000000从01000010处打断循环，即01000011时清零1Q0,1
Q1，2Q2取两次与非即可，然后接到清零端波形图从上往下依次是1Q2，2Q2的输出波形 |
|
