目录EMIEMS引入展频设计接地设计屏蔽设计滤波设计PCB设计基本概念ESD引入基本概念1为什么要考虑EMC？国内外技术壁垒、强制要求（FC
C,CE,3C）产品的可靠性得到认定1EMC设计的目的1、自身的性能指标达到既定要求；2、对外产生的干扰，低于特定的限值--（E
MI)；3、自身有一定的抗扰能力--(EMS)。电磁辐射模型耦合途径：促使电磁波放大并发射的设施条件。EMC费效比1测试修
改法2系统设计法可采取的措施电路结构封装屏蔽滤波软件措施成本阶段概念设计产品
市场常见ＥＭＣ测试项目1EMC的冰山EMC整改手段、规则EMC整改思路、方法EMI部分主要测试项目1、辐射发射（RE
）2、传导发射（CE）1辐射发射（RE）辐射发射（RE）RE主要是考察设备在正常工作时自身对外界的辐射干扰强度。测试频段根据不
同的标准要求不同，主要测试频段为30—1000MHz,值得注意的是设备进行RE测试时标准要求尽可能满配置、满负荷的运行。RE问题
是EMC中的难点。主要因为RE涉及产品EMC设计的各个环节；辐射发射的实质差模辐射共模辐射杆天线电流环--共模辐射是由于电路中
存在不希望的电压降造成的，此电压降使系统中某些部分处于高电位的共模电压，当外部电缆与系统连接时，外部电缆在共模电压的作用下被激励，
形成辐射电场的天线--差模辐射是由于电流流过电路中的导线环路造成的，如图1所示。这些环路相当于正在工作的小天线，向空间辐射
磁场。如何减小差模辐射？E=2.6IAf2/DI电流——信号线电流【原理图设计阶段考虑】减小负载
——使用驱动电路增加线路阻抗——改变阻尼电阻值I电流——电流回流【PCB设计阶段考虑】A面积——控制电流回
路面积【PCB设计】f频率——合适的器件D测试距离——固定不变怎样减小共模辐射E=1.26IL
f/DI电流——共模干扰电流L长度——电缆长度f频率——噪声频率D测试距离——固定不变
设备对外的干扰多以共模为主，差模干扰也存在，但是共模干扰强度常常比差模强度的大几个数量级。抗扰度也多以共模干扰为主，因为共模环
路面积比差模环路面积大成千上万倍，根据电磁场原理，此时耦合的共模的共模电压将更大。接收机读值（PK)校正因子备注QP/PK最终测试
数值准峰值限值余量RE测试数据分析准峰值限值线峰值波形图传导发射(CE)测试目的：衡量电子产品从电源端口、信号端口通过电缆向电网或
信号网络传输的骚扰。测试示意图：LEUTE市电LISNEUTN接收机传导发射(CE)电源端传导测的是L对地、N对地的RF电压
。传导的测试实质就是测试50欧阻抗两端的电压（由LISN中的1KR的电阻与接收机的50R输入阻抗并联而成）。LISN作用：1、给被
测产品EUT供电；2、隔离电网与受试设备；3、为EUT提供稳定的测试阻抗；L被测设备EUTNVLVNE传导发射(CE)传导测试
，包含了差模和共模射频干扰。1、1MHZ以内----以差模干扰为主，增大X电容就可解决；2、1MHZ---5MHZ---差模共模混
合；3、5M以上---以共摸干扰为主，采用抑制共摸的方法。接收机读值（PK)接收机读值（AV)校正因子最终测试数值准峰值限值QP
余量CE测试数据分析准峰值限值线（QP）平均值限值线（AV）峰值波形图（PK）平均值波形图（AV）EMI设计展频设计接地设计屏蔽设
计滤波设计PCB设计1展频设计展频设计展频晶振展频IC1展频原理通过对尖峰时钟进行调制处理，使其从一个窄带时钟变为一个具有边带的
频谱，将尖峰能量分散到展频区域的多个频率段，从而达到降低尖峰能量，抑制EMI的效果。10-40dB/10OctavetrdBΔE
tf时域-频域0τt时域0f02f03f04f
05f0f1/πtr0f02f03f04f
05f0f傅里叶变换频域1-20dB/10Octave0dB展频特点1)SSC技术的特点也是它最主要的优势，凡是从展频时
钟所得到的时钟和时序信号都会调变相应倍数的展频效果。2)时钟信号的N次谐波，得到的展频宽度便是基波的N倍，所以对抑制高次谐波的
EMI效果更加明显。1DDRHDMIDSPNT96650CameraMIPIORRGBUSBTFTPanelLVDSORR
GBSD展频ICXTAL展频IC应用分类-A类A类：时钟源头专用（CPU、DSP、MCU的晶体）1MTK方案上应用A类展频应用实
例RK方案上应用安霸方案上应用MST屏驱上应用TW8816屏驱上应用1Baseband展频IC应用分类-B类B类：单个的同步时钟专
用（如摄像头的M_CLK、屏时钟CLK）CableData(MIPI)ISPCameraCLOCK(MIPI)Connecto
rSSCCableMCLKB类是作为A类的一个补充，当只有一个地方的时钟出现辐问题时，建议使用这种，因为他的展频更宽，更有抑制EM
I的效果1B类展频在摄像头的应用APAPAPPCLKYUVDataISPMCLKCMOSsensorMIPIPCLKYUV
DataISPMCLKMCLKCMOSsensorMIPIISPMCLK1B类展频应用实例1展频应用效果展频后展频前1展频效果实
测1展频晶振展频晶振展频技术有源晶振展频晶振展频IC有源晶振1展频晶振部分型号ChipSizePartNumberRateV
oltageFreqRangeSpreadingRange252024B1AT1.6V-3.3V24MHzmailto:±0.
50%25@3.3V±0.34%@3.3V±0.62%@1.8V252027B1AT1.6V-3.3V27MHzmailto:±
0.55%25@3.3V±0.40%@3.3V±0.70%@1.8V252037B1AT1.6V-3.3V37.125MHzma
ilto:±0.50%25@3.3V±0.40%@3.3V±0.68%@1.8V1主动元器件与被动元器件ActiveSS
CSSCoutputTr/Tf=5nsNoChange!20dBmEMIreduction20thHarmonic
(560MHz)SourceCLK–25MHzTr/Tf=5nsPassiveFilter时钟上升沿下降沿变缓，影响了
信号完整性，会改变时钟的时序！！FilteroutputTr/Tf=11nsincreased100%7dBmEMIre
duction20thHarmonic(560MHz)1系统级的器件从源头降低辐射，是整改的首选方案从源头降低辐射发射的
强度，才是首选，因为耦合途径的一些连接线材会有一个放大的作用。例如：耦合途径的发射放大作用是2倍，那么从源头减小5BD,总的辐射
会降低10DB.1减少屏蔽材料，简化工序；12减少滤波器、磁珠、PCB层数；源头抑制，让EMI得到更好的控制3加快产品投放市场的时
间4展频的价值1接地设计接地设计1接地目的接地的目的一是防电击，二是去除干扰。可将接地分为两大类：安全接地信号接地1安全地0V22
0V+++++1信号地定义：信号电流流回信号源的低阻抗路径1思考？导线阻抗（电阻成分、电感成分）L=0.002㏑（2Πh/W）（
μH/cm）信号回路阻抗接地设计-“两小”1、地线阻抗要尽量小：地线阻抗要尽量小的目的是，保证作为参考电位的地线电位尽量符合电位
一致的假设。2、地线环路面积尽量小：地线环路面积尽量小的目的是，为信号电流提供一条低阻抗的路径，使信号电流的回流处于受控状态，控
制信号电流的回路面积减小天线效应1地线干扰来源信号频率很高地线是信号电流的回流路径地线回流电流频率等同信号频率地线的高频阻抗很大U
=RI产生地线压降地线是等电位的假设不成立1100mV~200mV?2mV10mV~20mV?200mV20mV~
100mV2mV~10mV实际地平面电势分布图1降低地线环路电流的措施PCB每一个大面积的地，预留一个可接地点（可借助铁壳接
地的主板，如屏的驱动板）1地环路地环路干扰产生地线环路干扰的实质是地线环路电流的存在1V设备2设备1×××××××××××地环路电
流的产生互连设备工作在较强的交变电磁场中，交变磁场会在环路中产生感应电压，从而产生环路电流1完整电流环路电流是产生电磁干扰的根本原
因，根据基尔霍夫定律和安培定律，电流永远需要一个完整的环路，所有电流都要经过完整的环路以回到其源头1不可预期的电流回路下图表示没
有提供良好的射频电流回路，如回路接地平面有缝隙、布线参考平面换层等，则射频电流将不能经最优化（最短）路径返回源头，那么，射频电流将
寻求替代的回流路径，此时将导致回流电流产生不可预期的路径。1⊙Hd地线环路电流的危害电路回路尽可能使回路面积小，
特别是对于高频电路回路面积越大，电路工作时对外产生的电磁骚扰越大回路面积越大，电路工作时抗电磁干扰的能力越小1PCB布线换层三
种情况信号电流（1）布线参考平面不变信号回流地层（电源层）此种情况下回返电流将在同一参考平面层流动，不需要加任何处理措施。信号电流
（2）布线参考平面从一个地层换到另一个地层信号回流地层（电源层）此种情况下回返电流在两个地平面上流动，则必须在布线换层的过孔附近
设置一个地过孔连接两个地层。连接两个地层的过孔地层（电源层）1PCB布线换层三种情况（3）布线参考平面不变从地层（电源层）换到电源
层（地层）此种情况下回返电流分别在电源平面和地平面流动，则必须在布线换层的过孔附近设置去耦电容，将地层（电源层）与电源层（地层）连
接起来。信号电流信号回流地层（电源层）连接两个地层的过孔电源层(地层）1屏蔽设计屏蔽设计1屏蔽的作用和分类屏蔽能有效地抑制通过空间
传播的电磁干扰。采用屏蔽的目的有两个：一是限制内部的辐射电磁能越过某一区域；二是防止外来的辐射进入某一区域。1强辐射源屏蔽1排
线屏蔽1排线的共模电流的产生一、差模电流转换成共模电流虽然这种共模电流所占的比例很小，但是由于辐射环路面积大，辐射强度也是不能忽
略的。1V地线噪声外接电缆排线的共模电流的产生二、地线噪声导致的共模电流1IDMICM排线屏蔽——排线的共模电流的抑制1、屏蔽层直
接遮挡了电缆中差模信号回路的差模辐射；2、为共模电流提供一个返回共模噪声源的路径，减小共模电流的回路面积。1屏蔽注意事项问题：屏蔽
电缆的屏蔽层不接地导致辐射变差原因：信号线与屏蔽层之间紧密耦合，分布电容很大，高次谐波通过分布电容将信号耦合到屏蔽层（驱动电压），
屏蔽层通过和“大地”之间的分布电容将信号送回到源（产生共模电流）；屏蔽层在此时相当于单级天线1滤波设计滤波设计1辐射发射模型差模辐
射共模辐射电流环杆天线--共模辐射是由于电路中存在不希望的电压降造成的，此电压降使系统中某些部分处于高电位的共模电压，当外部电
缆与系统连接时，外部电缆在共模电压的作用下被激励，形成辐射电场的天线--差模辐射是由于电流流过电路中的导线环路造成的，这些环
路相当于正在工作的小天线，向空间辐射磁场。1耦合途径影响实例1、测试外部线束2、机器内部连接排线3、PCB走线1测试数据对比接外部
USB线无外部USB线明显耦合途径减少了，辐射的强度明显减小。1滤波器工作原理允许有用信号的频率分量通过，同时又阻止其他干扰频率
分量通过。其方式有两种：1、不让无用信号通过，并把它们反射回信号源；2、把无用信号在滤波器里消耗掉。1滤波器的主要特性1、插入损耗
插入损耗是描述滤波器性能的最主要参数，它的大小随工作频率不同而改变，定义如下：IL=20lg（Vo/Vi）（dB）2、截止频率
滤波器的截止频率，指的是EMI滤波器在频域内满足3dB插入损耗时所对应的频率点。设计时，必须保证电路的工作频率小于EMI滤波器的
截止频率。1滤波器的主要特性3、额定电压指输入滤波器的最高允许电压值。若输入滤波器的电压过高，会使内部电路损坏。4、额定电
流指在额定电压和规定环境温度条件下，滤波器所允许的最大连续工作电流，需要降额考虑。1滤波器的主要特性5、频率特性—插入损耗随频率
的变化通带：信号无衰减通过滤波器的频率范围；阻带：受到很大衰减的频率范围；按频率划分：低通、高通、带通、带阻四种类型频率
特性参数：中心频率、截止频率、最低使用频率等6、输入输出阻抗从信号源到滤波器输入的阻抗称为输入阻抗，滤波器输出到接收电路的阻抗称
为输出阻抗。选择滤波器需要考虑阻抗匹配，以防止信号衰减。1CZf电容电容的阻抗特性理想电容实际电容CLRZffo1电容的特性
实际电容的特性常见电容参考自谐振频率自谐振频率：电容量谐振频率(MHZ)1?F50.1?F160.01?F50
1000pF160100pF50010pF1600自谐振频率越高越好L：尽可能小C：合理选取1ZZLRLCfff
o电感电感的阻抗特性理想电感实际电感1电感的特性实际电感的特性绕在铁粉芯上的电感自谐振频率：电感量（?H）谐振频率
(MHZ)3.4458.828685.71252.65001.2自谐振频率越高越好C：尽可能小L：合理选
取1低通滤波器类型TC?反?L?1磁珠铁氧体磁珠串联在信号线或电源线的通路上，用于抑制差模噪声。电流流过铁氧体时，低频电流可以几
乎无衰减地流过，高频电流却会受到很大的损耗；它内部等效于电阻与电感的串联,特性曲线如下。11、当有共模成分流过共模电感时，根据右手
定则，会在两个线圈形成方向相同的磁场，相互加强，相当于对共模信号存在较高的感抗；2、当有差模成分流过共模电感时，根据右手定则，会
在两个线圈形成方向相反的磁场，相互抵消，相当于对差模信号存在较低的感抗。1共模滤波器信号线滤波器参数特性特点：1、高的共模阻抗(1
000R左右@10MHZ)；2、低的直流阻抗；（对差模信号无影响）3、工作温度-40℃-150℃；4、小型化：4.53.2mm
1信号线共模滤波器—选型原则通过带宽选择建议：数据信号通过所需的频带≧最大传输速度的1.5倍端口类型传输速率差模截止频率USB2
.0480Mbps≧720MUSB3.05.0Gbps≧7.5GMIPI1.5Gbps≧2.25GHDMI1.42.97Gbps≧
4.5GHDMI2.06.0Gbps≧9.0G1信号线差模滤波器信号线差模滤波器1新型高频滤波器件—BDLBDL滤波器BDL内部
结构组成图等效电路图实物图1BDL优点1、BDL比电容在高频有更小的ESL，同时能有更强的噪声抑制能力;2、BDL有很好的共模抑制
能力和差模抑制能力；1BDL在DC马达上的应用DC马达BDL接线方式1某24V/27W信号直流马达未使用BDLEMI滤波器的
情况下的测试数据使用1206，100nFBDLEMI滤波器后的测试数据1电源线共模滤波器高频共模滤波器☆Noisecan
besuppressedfor30-1000MHzFreq.1电源线差模滤波器低频段主要为主电源开关频率波形，以差模为主
DC-DC输入端差模滤波1实际干扰电流路径滤波器Z预期干扰电流路径滤波器的使用滤波器的外壳必须与设备的金属机壳实现可靠的电气接触
，设备的金属机壳应可靠接大地。1金属机壳PCB滤波器绝缘漆接地线滤波器的使用滤波器通过较长细线接地，效果差1输出滤波器滤波器输
出输入输入滤波器的使用滤波器的输入输出引线应拉开距离，严禁并行走线和交叉走线。1共模电感滤波前后走线处理1111PCB设计PCB
设计1PCB干扰及其源头差模电压源V线缆共模电压源I/OVV共模电压源接地螺柱或导电泡棉V共模电压源V机壳共模电压源V共模电压源1
PCB层设计思路与EMC规划磁通对消原理：根据麦克斯韦方程，磁通总是在传输线中传播的，如果射频回流路径平行靠近其相应的信号路径，
则回流路径上的磁通与信号路径上的磁通是方向相反的，这时它们相互叠加，则得到了通量对消的效果。为消除PCB中的射频能量，在PCB设
计中必须采用通量对消或通量最小化技术。PCB层叠EMC规划与设计的思路就是合理规划信号回流路径，使得磁通对消。1叠层本质—回路控制
信号层地层信号层1叠层本质—回路控制参考平面为射频电流提供一个返回源头的低阻抗的路径。电源电源平面、地平面均能用作参考平面，电
源平面作为参考平面时有较高的阻抗，而地平面作为基准参考电平，阻抗相对较低，其回流效果远远优于电源平面，因而，在选择参考平面时，应优
选地平面。地1PCB层设计原则A.元件面、焊接面下面为完整的地平面(屏蔽)；B.尽量避免两信号层直接相邻；C.所有信号层尽可能与地
平面相邻；D.高频、高速、时钟等关键信号布线层要有一相邻地平面。1层设计—20H当电源面和地线面相临近的情形，要使电源面的边缘向
内缩进20倍的两个层面间距大小（20H原则）。1高速电路（如大规模集成电路）中速电路（数字控制电路）低速电路（模拟电路）低速接口布
局设计--速度区域划分当线路板上同时存在高、中、低速电路时，应该遵从下图中的布局原则，避免高频电路噪声通过接口向外辐射。1噪声电路
模拟电路电源电路数字电路布局设计--功能区域划分多种模块电路在同一PCB上放置时，数字电路与模拟电路、高速与低速电路分开布局。避
免数字电路、模拟电路、高速电路以及低速电路之间的互相干扰。1滤波电路滤波电路IC2IC1IC1IC2网口变压器网口变压器G
oodPCBLayoutPoorPCBLayout布局设计—信号流向PCB布局设计时，应充分遵守沿信号流向直线放置的设
计原则，尽量避免来回环绕。避免滤波信号前后直接耦合，影响信号质量。1布局设计—滤波电路滤波电路IC1IC2IC1IC2电源电路一
定要靠近连接器。滤波电路应靠近接口放置。避免已经经过了滤波的线路被再次耦合。1DC-DCL布局设计—强辐射源晶体、继电器、开
关电源等强辐射器件远离单板接口连接器至少1000mil。否则干扰会直接向外辐射或在外出电缆上耦合出电流来向外辐射。1布局设计—强敏
感电路RF电路需要放置在单板的远端角，防止内部电路的干扰，一般情况下，还需要加屏蔽罩。1布局设计—防护电路如果接口处既有滤波又
有防护电路，应该遵从先防护后滤波的原则。防护电路用来进行外来过压和过流抑制，如果将防护电路放置在滤波电路之后，滤波电路会被过压和过
流损坏。1布线设计—设计要点布线关注重点从电磁兼容的角度，我们需要对以下四种布线加以关注。A强辐射信号线（高频、高速、时钟走线为
代表）B小、弱信号以及复位信号C功率电源信号D接口信号（模拟接口或数字通信接口）信号关键信号走线对于时钟、高频、高速等强辐射
信号以及复位、片选等小、弱易敏感信号，我们称之为关键布走线。多层单板中，对于关键走线要优先选择布线层，这是布线重点。1布线设计—单
双面布线设计电源线电源线地线地线ICIC3000mil好的走线差的走线（1）在单层板中，电源走线附近必须有地线与其紧邻、平行走线。
减小电源电流回路面积，减小差模环路辐射。（2）在单层板中，电源线走线很长，每隔3000mil对地加去耦电容（10uF＋10
00pF）。滤除电源线上地高频噪声。1地线地线回流路径回流路径信号线信号线布线设计—单双面布线设计（3）回流设计在单层板或双层板
中，布线时应该注意“回流面积最小化”设计，回路面积越小，回路对外辐射越小，并且抗干扰能力越强。1印制走线晶振阻抗突变GND强烈的
EMI源布线设计—高速信号布线设计1、直角走线PCB走线不能有直角走线。直角走线导致阻抗不连续，导致信号发射，从而产生振铃或过
冲，形成强烈的EMI辐射。2、PCB走线，时钟线，与总线的粗细应一致。粗细不一致时，走线阻抗突变，导致信号发射，从而产生振铃或过
冲，形成强烈的EMI辐射。1布线设计—高速信号布线设计关键信号非关键信号或差分信号非关键信号W2WW2WWWW1、3W原则CL
K、BUS、RF线等关键信号走线和其他同层平行走线应足3W原则。分层走线之间同理。这样可以避免信号之间的串扰。1布线设计——时钟信
号布线设计H3H地层关键走线层地层1、3H原则对于时钟、高速地址等关键信号线距参考平面边沿≥3H（H为线距离参考平面的高度），
这样可以很好的抑制边缘辐射效应。2、如果单板有内部信号走线层，则时钟等关键信号线布在内层（优先考滤优选布线层），将关键信号布在内
部走线层可以到屏蔽作用。1布线设计——时钟信号布线设计接地管脚金属外壳表层接地过孔地层金属外壳需要接地对于金属外壳需要接地元件（
如晶体、散热器外壳、加强金属骨架），应在其投影区的顶层上铺接地铜皮，通过金属外壳和接地铜皮之间的分布电容来抑制其对外辐射和提高抗扰
度1布线设计——产品接口布线设计OutputInput滤波器滤波器前后走线滤波器（滤波电路）的输入、输出信号线不能相互平行、交叉
走线，需要避免滤波前后的走线直接噪声耦合。1ESDESD1测试摆放布置1典型HBM电路图（器件）1典型静电发生器电路图（系统产品）
IEC61000-4-21静电放电典型波形1静电测试等级1静电整改思路1.堵2.疏导3.屏蔽4.结构1疏：静电防护器件ESD器件
并联于电路中，当电路正常工作时，它处于截止状态（高阻态），不影响线路正常工作，当电路出现异常过压并达到其击穿电压时，它迅速由高阻态
变为低阻态，给瞬间电流提供低阻抗导通路径，同时把异常高压箝制在一个安全水平之内，从而保护被保护IC或线路；当异常过压消失，其恢复至
高阻态，电路正常工作。11、最大工作电压(MaxWorkingVoltage)2、触发电压(BreakdownVoltage
)3、钳位电压(ClampingVoltage)4、漏电流(LeakageCurrent)最大工作电压下测量5、电容(
JunctionCapacitance)6、响应时间(ResponseTime)1静电防护器件分类（材料）硅基材料------
TVS陶瓷材料------压敏电阻聚合材料------高分子1TVS工作原理：利用PN结的反向击穿，将静电能量导入到地。优点：响应
速度快，钳位电压很低。缺点：漏电流较大；容值较高，低容值产品价格较高；压敏电阻工作原理：利用氧化锌等压敏材料特性，实现对静电的防护
，本身承受能量。优点：稳定；无极性；价格低。缺点：钳位电压较高；漏电流较大；容值较高；因本身承受静电能量，所以抗冲击次数不高。高分
子工作原理：聚合物材料超过一定电压范围，器件阻抗急剧下降，实现对静电防护。优点：无极性；漏电流低；容值低。缺点：耐高温耐老化能力差
；钳位电压较高；抗击次数不高。1疏导：地的处理尽可能在PCB上使用完整的地平面。地平面有助于减小环路面积，同时也降低了接收天线的效
率。地平面作为一个重要的电荷源，可抵消传导干扰产生的电荷。11回路注入---金属外壳放电接触放电电流（路径对于干扰电流的大小很关键
）分布参数是路径复杂化的原因（它使更多的干扰电流进入电路）所以减小分布参数和控制放电路径是减小瞬态共模电流进入电路的关键设计。寄生
电感产生的脉冲电压U=LdI/dt；寄生电容产生的峰值电流I=Cdv/dt1总结对于直接注入干扰防护器件是必不可少的，RC滤
波电路也是很有效的措施。对于间接耦合干扰1、最大化减小寄生参数（电容和阻抗）以及尽量避免放电路径靠近电路或通过电路，是产品设计环
节最重要的考虑。2、避免大环路的出现和采用屏蔽线缆。1屏蔽：屏蔽静电产生的高频辐射瞬变脉冲信号，如静电放电时产生高di/dt可
产生高达1Ghz的高频噪声。产生此辐射源路径主要是静电放电源和TVS之间的线路上面。此高频噪声暂无很有效的手段处理，为了避免敏感电
路或者IC受道干扰其中一有效的手段就是屏蔽。11结构在8KV空气放电测试时，会产生电弧的距离是5mm左右，因此在设计机构前期可以将
静电的拉弧距离考虑进去，让敏感的电路距离放电点达到一定的距离，以致静电放电失败。其实结构的优化也属于堵的一种。11常见问题及处理1
、走线不合理常见问题及处理2、关键位置没加静电防护器件常见问题及处理3、复位信号的处理常见问题及处理正确处理方式常见问题及处理5、
互连排线导致的静电问题（辐射噪声）解决：1、使用屏蔽层双端接地的屏蔽线；2、敏感信号尽可能不通过排线互连；电快速瞬变脉冲群抗扰度
（EFT）主要考察电气和电子设备对重复性电快速瞬变的抗扰度电源线注入电源信号线注入耦合钳，或在电缆上绕金属箔，长度1米，产生大约
100pf电容脉冲串间隔是300ms双指数脉冲15ms脉冲串(5kHz)EFT发生器的原理1、通过控制Switch的开关频率来产生
一定数量和频率的脉冲群2、具体产生的脉冲波形如下图，脉冲群的时间间隔是300ms。每个脉冲群的个数是一定的，频率可调整。100kH
z是0.75ms,也即产生75个脉冲串为一组。EFT干扰的实质高频干扰，传导+辐射1、电快速干扰脉冲波形前沿非常陡峭，持续时间非常
短暂，因此含有极其丰富的高频成分，在传播过程中，会有部分干扰从传输线缆逸出，对设备造成传导和辐射的复合干扰。2、试验脉冲是持
续一段时间的脉冲串，因此对电路的干扰有一个累积效应。主要特点： 高幅值，短上升时间，高频率，高重复率及低能量。EFT对设备影响的
原因：1、通过电源线直接传导进设备的电源，导致电路的电源线上有过大的噪声电压。2、干扰能量在电源线上传导的过程中，向空间辐射，
这些辐射能量感应到邻近的信号电缆上，对信号电缆连接的电路形成干扰。3、干扰脉冲信号直接通过信号电缆进入设备电路或在电缆（包括信
号电缆和电源电缆）上传输时产生的二次辐射能量感应进电路，对电路形成干扰。EFT试验的整改办法:干扰种类：脉冲群干扰通过耦合板与
受试电缆之间的分布电容进入受试电缆，一般是以共模干扰为主。针对电源线试验的措施：1、在电源线上增加磁环；2、在电源线入口处增
加共模滤波器，阻止干扰进入设备；3、增加TVS，防止过压。联系我们(ContactUs)地址：深圳市龙华新区布龙路泉森启创
园C栋4楼PHONE:+18664789275FAX:+86-755-82908701EMAIL:lxk@topleve
.comWWW.TOPLEVE.COM韬略科技EMC公众号韬略科技EMC1设备接地的一个主要目的是为了安全。对于图中的机箱，若机箱
没有接地，当电源线与机箱之间的绝缘良好（阻抗很大）时，尽管机箱上的感应电压可能很高，但是人触及机箱时也不会发生危险，因为流过人体的
电流很小。但如果电源线与机箱之间的绝缘层损坏，使绝缘电阻降低，当人触及机箱时，则会导致较大的电流流过人体，造成人身伤害。最坏的情况
是电源线与机箱之间短路，这时全部电流流过人体。若机箱接地，当电源线与机箱短路时，会烧断保险或导致漏电保护动作。从前面讲述的电源线滤
波器电路可以知道，当机箱上正确安装了电源滤波器时（滤波器的接地端与机箱联在一起），如果机箱不接地，则机箱上的电压为110V，若机箱
内的电路地与机箱相连接，则电路的电位也是110V。这时，若这个机箱中的电路与其它接地的设备相连接（电位为0V），则需要注意两者之间
的参考电位的问题，轻则造成信号传输质量下降，重则造成电路中的器件损坏（如将另一电路接口上的共模滤波电容烧毁）。接地还能为雷击电流提
供一条泄放路径，当设施或设备中装有浪涌抑制器时，接地是必要的，否则无法泄放浪涌能量。这时，不仅要接地，而且还要“接好地”，也就是，
接地的阻抗还必须很低。对于许多静电敏感的场合，接地还是泄放电荷的主要手段。思考题：安装了交流滤波器的机箱电位为110V，这是否会造
成人身伤害，为什么？电气设备从安全的角度考虑，接地是十分必要的。从电路工作的角度看，接地也是必要的。传统定义：在从事电路设计的人员
范围内，如果谁提出这样一个问题：什么是地线，地线起什么作用？马上会引起同事的嘲笑。因为电路接地实在是再自然不过的事情了。定义也在教
科书中不知陈述过多少遍：地线就是电路中的电位参考点，它为系统中的所有电路提供一个电位基准。新定义：如上所述，传统定义仅给出了地线应
该具有的等电位状态，并没有反映真实地线的情况。因此用这个定义无法分析实际的电磁兼容问题。新的定义将地线定义为信号流回源的低阻抗路径
。这个定义突出了电流的流动。当电流流过有限阻抗时，必然会导致电压降，因此这个定义反映了实际地线上的电位情况。思考题：在分析、解决电
磁兼容问题时，确定实际的地线电流路径十分重要。但你所设计的地线往往并不是实际的地线电流路径，也就是，并不是真正的地线，这是为什么？
地线干扰的问题是许多人感到困惑的问题。有经验的电路工程师在分析干扰故障时，知道要用示波器检查地线上的噪声电压，但是对这种噪声产生
的原因并不是很清楚。结果是，面对噪声电压束手无策。应用上面给出的信号地的定义，结合我们具备的电路常识，很容易发现地线噪声的秘密：地
线不是等电位体：欧姆定律指出，电流流过一个电阻时，就要在电阻上产生电压。我们用作地线的导体都是有一定阻抗的，实际上，设计不当的地线
的阻抗相当大，这在后面讨论。因此地线电流流过地线时，就会在地线上产生电压。我们在设计电路时，往往将地线作为所有电路的公共地线，因此
地线上的电流成份很多，电压也很杂乱，这就是地线噪声电压。地线噪声电压的严重性：地线噪声意味着地线并不是我们做设计时假设的：可以作为
电位参考点的等电位体，实际的地线上各点的电位是不相同的。这样，我们设计电路的假设（前提）就被破坏了，电路也就不能正常工作了。这就是
地线造成电磁干扰现象的实质。地线电流路径不确定：地线电流遵守电流的一般规律，走阻抗最小的路径。对于频率较低的电流，这条路径比较容易
确定，就是电阻最小的路径，电阻与导体的截面积、长度有关。但是对于频率较高的电流，确定地线电流的路径并不容易，实际的地线电流往往并不
流过你所设计的地线。电流失去控制，就会产生一些莫名其妙的问题。地线设计的核心：减小地线的阻抗电磁干扰的大小正比于电流、电流回路的面
积以及频率的平方，即：EMI＝kIAf2其中I是电流，A是回路面积，f是频率，k是与电路板材料和其它因素有关的一个常数。
在高频情况下，印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。对高速信号，过孔产生1到4nH的电感和0.3
到0.5pF的电容。因此，当铺设高速信号通道时，过孔应该被保持绝对的最少。对于高速的并行线（如地址和数据线），如果层的改变是不可避
免，应该确保每根信号线的过孔数一样。电缆共模辐射屏蔽的机理：用这种结构的屏蔽体对电缆上的共模辐射起到抑制作用的机理是：屏蔽体为共
模电流提供了一个返回通路，从而使共模电流不用从其它导体构成的路径返回，减小了共模电流环路，从而减小了共模辐射。关键点：从以上的屏蔽
机理可以知道，作好电缆屏蔽的关键是为共模电流提供一个低阻抗的通路。这不仅要求电缆本身屏蔽层的质量要好（射频阻抗低），而且电缆屏蔽层
与金属机箱之间的搭接阻抗要低。其中，后一点是设计中的关键之一。在电磁干扰抑制中，低通滤波器使用得最多。因此下面对低通滤波器做较详尽的介绍。常用的低通滤波器是用电感和电容组合而成的，电容并联在要滤波的信号线与信号地线之间（滤除差模干扰电流）或信号线与机壳地或大地之间（滤除共模干扰电流）电感串联在要滤波的信号线上。按照电路结构分，有单电容型(C型)，单电感型(L型)，?型和反?型，T型，?型。不同结构的滤波电路主要有两点不同：1电路中的滤波器件越多，则滤波器阻带的衰减越大，滤波器通带与阻带之间的过渡带越短。2不同结构的滤波电路适合于不同的源阻抗和负载阻抗。这两个线圈绕在同一铁芯上，匝数和相位都相同(绕制反向)。这样，当电路中的正常电流流经共模电感时，电流在同相位绕制的电感线圈中产生反向的磁场而相互抵消，此时正常信号电流主要受线圈电阻的影响(和少量因漏感造成的阻尼)；当有共模电流流经线圈时，由于共模电流的同向性，会在线圈内产生同向的磁场而增大线圈的感抗，使线圈表现为高阻抗，产生较强的阻尼效果，以此衰减共模电流，达到滤波的目的。每个绕组的电感可以衰减相对与地的共模干扰电流，但只有漏电感才能衰减差模干扰电流。因此，滤波器差模特性在很大程度上受线圈的结构的影响，因为线圈的结构决定了漏电感。较大的漏电感能够提供较大的差模衰减，但付出的代价是磁芯的饱和电流降低。为了保证信号频率顺利通过滤波器，滤波器的截止频率应高于信号频率的上限；在使用带接地的信号线滤波器时，最重要的是保证滤波器有良好的接地，接地线应尽量短。印制电路板（PCB）是电子产品中电路元件和器件的支撑件。随着电于技术的飞速发展，PCB的密度越来越高。PCB设计的好坏对电路的干扰及抗干扰能力影响也越大。一般来说，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。有一点需要注意，PCB布线没有严格的规定，大多数PCB布线受限于板子的大小和铜板的层数，设计的好坏主要依赖于布线工程师的经验。一个拙劣的PCB布线能导致更多的电磁兼容问题，即使加上滤波器和元器件也不能解决这些问题，到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最经济的办法。 |
|
