四．数码比较器
数值比较器：能够比较数字大小的电路。
1．1位数值比较器
表12真值表由真值表写出逻辑表达式：
由表达式画出逻辑图:
(a)
(b)
图29
2.多位数值比较器—4位
原理：从高位比起，只有高位相等，才比较下一位。
在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。
利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。
五．半导体存储器和可编程逻辑器件
（一）半导体存储器
半导体存储器是一种以半导体电路作为存储媒体的存储器，内存储器就是由称为存储器芯片的半导体集成电路组成。半导体存储器分为只读存储器（ROM）和随机存储器（RAM）。AM）
五．半导体存储器和可编程逻辑器件
1.半导体存储器的特点
ROM存储器的特点是：只能读出，不能写入；掉电后信息不丢失。
RAM存储器的特点是：可读可写；掉电后信息丢失。
2.半导体存储器的结构
存储器电路包括：地址译码器、存储矩阵和读/写控制电路。
地址译码器实现地址编码到自选信号的变换，通常分为行译码和列译码。存储矩阵将存储单元按矩阵排列，来自译码器输出的行选信号和列选信号选通存储器矩阵中的某一存储单元，一个存储单元存放一位二进制数。读/写控制电路完成读出和写入的方向选择。如图30所示是一个256×4RAM的存储器的电路结构。
8条地址线分行列两组，地址器译码产生的32个行选信号，列地址器译码产生的8个列选信号，每一行和列交叉分布着一组存储单元，这组单元地址相同，每组存有四位二进制信息。因此该矩阵有256×4个存储单元，即是它的容量。图30是存储器的电路结构。
图30256×4RAM的存储矩阵
8条地址线分行列两组，经行地址器译码产生的32个行选信号，经列地址器译码产生的8个列选信号，每一行和列交叉分布着一组存储单元，这组单元地址相同，每组存有四位二进制信息。因此该矩阵有256×4个存储单元，即是它的容量。
（二）．可编程逻辑器件（PLD的原理及应用）
可编程逻辑器件英文全称为：programmablelogicdevice即PLD。PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。
PLD
图31基本的PLD结构图
图32PLD连接方式
1）硬件连接：是固定连接，不可编程改变；
2）编程连接：它是通过编程实现接通的连接；
3）编程断开：通过编程实现断开状态；
2.基本门电路PLD的表示法：
一个四输入与门和四输入或门在PLD表示法中如图33和34所示。
图33PLD与门符号图34PLD或门符号
在图35中，
如图35（b）
（a）
(c)
图35
本章小结
1．组合逻辑电路的特点是:电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
2.组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。
3.组合逻辑电路的设计步骤为：根据设计要求列出真值表→写出逻辑表达式(或填写卡诺图)→逻辑化简和变换→画出逻辑图
4.具有特定功能常用的一些组合逻辑功能如编码器，译码器，比较器，全加器等，介绍了它们的逻辑功能，集成芯片及集成电路的扩展和应用。其中，编码器和译码器功能相反，都设有使能控制端，便于多片连接扩展;数字比较器用来比较数的大小；加法器用来实现算术运算。
|
|
