胡智鑫3-8译码器集成电路设计

课程设计





课程名称电子线路CAD课程设计

题目名称3线–8线译码器设计

学生学院材料与能源学院

专业班级微电子18(2)班

学号3118006218

学生姓名胡智鑫

指导教师许佳雄





















2021年07月03日

【摘要】

现代社会正在飞速的发展，集成电路已经成为现代科技发展的支柱产业，现代技术产业的心脏，可以说，没有集成电路，就没有现代社会。集成电路发展迅猛，按功能结构分类集成电路可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。按制作工艺分类集成电路可分为半导体集成电路和膜集成电路。

按集成度高低分类集成电路可分为SSI小规模集成电路、MSI中规模集成电路、LSI大规模集成电路、VLSI超大规模集成电路、ULSI特大规模集成电路、GSI巨大规模集成电路也被称作极大规模集成电路或超特大规模集成电路。其中3-8译码器是集成电路设计中一个典型的芯片，集成电路设计方法、原理和流程是可以从中体现出来。























【关键词】：集成电路设计TrannerPro版图

1.目的与任务

本课程设计是集成电路设计的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计的基础上，训练综合运用已掌握的知识，利用相关EDA工具，初步熟悉和掌握集成电路芯片的系统设计→电路设计及仿真→版图设计→版图验证等正向设计方法。



2.逻辑设计

2.1真值表



图2.13-8译码器真值表



2.2逻辑表达式

Y0=(Cs’A2’A1’A0’)

Y1=(Cs’A2’A1’A0)

Y2=(Cs’A2’A1A0’)

Y3=(Cs’A2’A1A0)

Y4=(Cs’A2A1’A0’)

Y5=(Cs’A2A1’A0)

Y6=(Cs’A2A1A0’)

Y7=(Cs’A2A1A0)



2.3逻辑图





图2.2译码器逻辑图



2.4逻辑图仿真



图2.3逻辑图仿真结果

仿真结果基本符合译码器逻辑



2.4工艺和规则及模型文件的选择

根据设计要求，从mph_n05.ext文件可知：

#Technology:0.5u(Lambda=0.35um)/N-well(SCN3M)TightMetal

本设计采用的参数如下：

L=0.5um



根据所选择的工艺，本设计选取CMOS流程元件模型文件ml2_typ.md，使用其参数进行相关计算。

ml2_typ.md模型文件的参数如下所示：



图2.4模型文件ml2_typ.md相关数据



晶体管级电路设计



相关公式应用



3.1第一级反相器及MOS尺寸计算



图3.1第一级反相器





3.2第二级四输入与非门及MOS尺寸计算



图3.2第二级四输入与非门











3.3第三级反相器及MOS尺寸计算



图3.3第三级反相器









数据汇总：





第一级反相器





第二级四输入与非门







第三级反相器









4.电路仿真；

导出T-spice文件



图4.1T-spice文件



4.1逻辑功能仿真



图4.2逻辑功能仿真代码



图4.3输入电平





图4.4逻辑功能结果





4.2平均功耗仿真



图4.5平均功耗仿真代码



图4.6平均功耗仿真结果



数据调整：第二级

数据达标：平均功耗<20nW



4.3延迟仿真



图4.7延迟仿真代码





图4.8延迟仿真结果



数据调整：第三级

数据达标：





5.版图设计（全手工、层次化设计）；

5.1第一级反相器



图5.1第一级反相器版图



5.2第二级四输入与非门



图5.2第二级四输入与非门版图



5.3第三级反相器



图5.3第三级反相器版图



5.4总版图



图5.4总版图







版图检查：DRC与LVS





图6.1DRC检查结果





图6.2LVS对比结果

所设计的版图通过了DRC和LVS检测。



7.版图数据提交。

通过DRC和LVS的检查后，然后转换成制造掩膜用的码流数据，用GDS-II格式。将在L-EDIT的界面，点击File→ExportMaskData→GDS-II→EXPORT，即可得到（.gds）以及（.log）的文件。如下面列出了（.log）的内容：即完成GDSII文件输出程序。





图7.1版图数据





8.体会感想

这个课设是对整个学期的课程和实验的总结和综合，既考察了我们的知识累积，也考验我们的实践能力和经验。并且这个课设极其考验我们的细心程度和耐力，因为需要绘制的电路图很多，需要画的线路极其繁多，操作的细节也很复杂。好比如果一条线路没连好，那么复杂不会通过，逻辑功能也不会正确。

一开始我并不适应这个漫长又枯燥的过程，但后来还是沉下心来，在不断地检查和修整之下，最终完成了所有的设计工作。

通过这次“3线–8线译码器设计”的课程设计，我对TannerPRO这个软件了解更加深入了，也更加熟练地使用这个软件进行逻辑图绘制、生成T-spice文件、绘制版图、DRC和LVS检测、仿真调试。通过一个系统的设计流程，让我对芯片设计有了一个更加完整和深刻的认识。

最后的最后，感谢许老师的悉心指导和纠错，这个课设需要调试的地方特别多，代码、电路图、版图，都需要细心、系统地完成，也感谢优秀同学的答疑。







9.参考文献

[1]陈先朝.集成电路课程设计指导书[M].广州：广东工业大学，2011.

[2]廖裕评，陆瑞强.TannerPro集成电路设计与布局实战指导[M].北京：科学出版社，2011.

[3][美]毕查德.拉扎维.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，

2011.

[4]数字集成电路分析与设计[M].广州：广东工业大学大学，2011.