第三章组合逻辑电路

一、竞争—冒险现象及其成因二冒险的类型与判断三、消除竞争—冒险现象的方法
本章小结1．组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就
是由门电路组合而成，电路中没有记忆单元，没有反馈通路。2．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达
式→列出真值表→确定功能。3．组合逻辑电路的设计步骤为：根据设计求列出真值表→写出逻辑表达式(或填写卡诺图)→逻辑化简和变换→
画出逻辑图4．常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器等。5．上述组合逻辑器件除了具有其基本功能外，
还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连
线最少6．用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入
、多输出的逻辑函数。二---十进制译码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示
出来，这就要用到显示译码器。显示器件：常用的是七段显示器件。bcdefga6、显示译码器1)七段字符显示器（七
段数码管）等效电路：共阳极，需0驱动共阴极，需1驱动2)BCD码七段显示译码器为了使七段数码管显示BCD代码所表示的
十进制数，必须使用显示译码器，将BCD代码译成数码管所需的驱动信号。常用可以驱动共阴极LED数码管的显示译码器有74LS48、4
9、248、249等。LED数码管外形图hagdbcef74LS248A3A2A1A0abc
defg+Uabcdefgabcdefgabcdfgabc
defg1111110011000011
01101e??3）BCD码到七段码的转换DCBA000000
0100101001??1111011a_10110
10111DCBA00011110111001001011111100?
?????_1011010111a….化简逻辑函数显示译码器：(集成电路)11474LS4
9BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端74LS49的功能表（简表
）输入输出显示DCBABIa?g10XXXX0000000消隐8421码译码显示字型
74LS49与七段显示器件的连接：74LS49是集电极开路，必须接上拉电阻bfacdegbfacde
gBIQ3+5V+5VQ2Q1Q0从一组数据中选择一路信号进行传输的电路，称为数据选择器。控制信号输入信号
输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。A0A1D3D2D1D0W四、数据选
择器地址码2、输出表达式3、逻辑电路图D200011011D0D1D3A1A0
Y1、真值表≥1Y&A11A01D3D2D1D0（以四选一数据选择器为例）4、逻辑符号（附加控制端）
A1A0四选一D3D2D1D0SYY=A1A0D0＋A1A0D1+A1A0
D2+A1A0D3八选一数据选择器有三位地址码A2A1A0可在八位数据D7~D0选择某一位
。（图略）5、数据选择器功能的扩展例：试用一片双四选一数据选择器74LS153组成一个八选一数据选择器。解：连接线路
如图1A2≥1Y常用集成四选一数据选择器有74LS153，内含双四选一电路。当A2=0时，(1)部分电路工作，可在D
0~D3种选择某个数据；（1）（2）A1A0D7D6D5D4D3D2D1D074LS153D22
D20D12D10D23D21S2D13D11S1Y2Y1A1A0可在D4~D7中选择某个数据。
当A2=1时，(2)部分电路工作，1、1位数值比较器1）真值表2、输出逻辑表达式YAB=AB3、逻辑图
YA=B=AB+AB100100100100=YAB=AB+ABABY(
AB)00011011Y(A=
B)≥1&11&Y(A>B)Y(A位比起,高位大的数值一定大。（2）若高位相等，则再比较低位数，最终结果由低位的比较结果决定。A、B两个多位数的比较：Ai
Bi两个本位数（A>B）i-1（A=B）i-1（AB）i（A=B）i（A比较结果向高位输出每个比较环节的功能表四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(
AB)LA向高位位进位(AB)LA
B）L（ABA=BAB）L（AA>BA=BAS85例：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：(1)三个数是否相等。
(2)若不相等，A数是最大还是最小。比较原则：先将A与B比较，然后A与C比较，若A=BA=C，则A=B=C；若A>
BA>C，则A最大；若A>B）L（ABA=BAB）L（ABA=B
AB0B3B2A1A0A3A23.4常见组合逻辑电路的应用1、用译码器作数据分配器例如用2线—4线译码器作数
据分配器：A1A0端：地址码输入端S端：数据D的输入端Y3~Y0：数据输出端把数据D=1010依次加在S
端，101111101110
11111100011011A1A0地址码
输出Y2=DY0=DY1010例如：令地址码A1A0=10结果只有Y2=1010功能表DY3Y2Y
1Y0A0A1SY1=DY3=D一、译码器的应用2、用译码器产生任意逻辑函数n线—2n线的译码器，可产生不多于n
个变量的任意逻辑函数。1）方法步骤2）注意控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应；所用
译码器输出1有效时，输出端应附加或门；把原函数化为最小项之和形式；根据函数的变量数n，确定用n线——2n线译码器；所
用译码器输出0有效时，输出端应附加与非门。假设用图示输出1有效的3线—8线译码器产生此函数，则应将Z式变为如下形式：
如果用输·出0有效的3线—8线译码器74LS138产生此函数，例1：用译码器产生Z=ABC+AB解：≥1ZABC
1译码器输出端附加或门即可。则应将Z式变为如下形式：译码器输出端附加与非门即可。Z=ABC+ABC+ABC=m0+m
6+m7Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7=m0·m6·m7Y0·Y6·Y7Y7
Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y
3Y2Y1Y0S2S3S1A2A1A0ZABC1&例2：用一片74LS138实现
1位全加器的逻辑功能连接线路如图。例3：用1片74LS139实现1位全加器的逻辑功能。
先将双2线—4线连接成3线—8线译码器，再产生题示逻辑功能。已知1位全加器的逻辑表达式为74LS138Y7Y
6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1ABCISCO
74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A1
0A11S2&&1ABCISCO()7653mmmmCIBACO+++
=、、具有n位地址码的数据选择器，可以产生不多于n+1个变量的任意逻辑函数。解：四选一数据选择器的输出表达式为：例：用
四选一数据选择器产生三变量的逻辑函数Z=ABC+ABC+ABY=A1A0D0+A1A0D1+A1A0D2
+A1A0D3将Z式写成与Y式完全对应的形式：对照Z式与Y式知，只要令：Z=根据替代关系连接线路
A1A0D3D2D1D0SYABC+AB?0+ABC+AB?1ABC11ZA1=
A，A0=B，D0=C，D1=0，D2=C，D3=1数据选择器的输出函数就是Z式所表示的逻辑函数二、数据选择器的
应用用MUX实现逻辑函数(1)K=nK为函数变量个数，n为选通变量个数(2)K>n(3)K器实现如下逻辑函数。与四选一选择器输出的逻辑式比较可以令：变换D0D1D2D3A0A1WAGRY“1
”74LS153三、加法器的应用加法器常用来进行代码转换用一片74LS83把842
1BCD码转换成余3码。解：余3码=8421BCD+0011余3码8421BCD码用一片74LS83,附加必要
的门电路将8421BCD码转换成2421BCD
码。设计过程见下页所以：如图连接即可。74LS83B3B2B1B0A3A2A1A0S3S2S1S0
CICO0011修正值例1：例2：2、修正电路的设计1、真值表（设计一览表）74LS83的
输入74LS83的输出8421BCDA3A2A1A0修正值B3B2B1B02421BCDS3S2S1S00
000000100100011010001010
11001111000100100000001
001000110100101111001101
11101111000000000000000
000000110011001100110011
0观察修正值可知：B3=0；B0=0；B2=B1=m5+m6+m7+m8+m9约束项：m10+m11+m12+m
13+m14+m15=0解：3、修正电路输出逻辑表达式已知:B2=B1=m5+m6+m7+m8+m9m10+m11+
m12+m13+m14+m15=08421BCD码修正值2421BCD码≥1&B2=B1=A3+A2A0+
A2A174LS83B3B2B1B0A3A2A1A0S3S2S1S0CICOB2=B1A1A
0A3A200011110000011
1011XXXXXX00011110
连接线路3.5组合逻辑电路的竞争冒险现象例4:用与非门设计一个一位十进制数的数值范围指示器，电路的输入A、B、C、D是一
位8421NBCD码，要求当X≥5时，输出Z=1，否则Z=0，该电路能实现四舍五入。ABCDZ0000000100
100011010001010110011110001001101010111100
1101111011110000011111××××××11d11ddd
1ddABCD0001111000110110A1&&Z&BDC3.3常见组合逻
辑电路加法器是构成计算机中算术运算电路的基本单元。1、1位加法器1）1位半加器真值表输出逻辑表达式逻辑图S=AB+A
B=A⊕BCO=AB0001101100101001ABSCO
∑ABSCO逻辑符号B=1A&SCO只能将两个1位二进制数相加，不能将低位的进位
信号纳入计算的加法器称为1位半加器。输入输出一、加法器2、1位全加器能将低位的进位信号纳入计算的加法器称为全加器输
入输出ABCICOSCO∑CIABS0000
0101001110010111
01111位全加器真值表逻辑图逻辑符号：0010100110010111
CO=1=1&&≥11ABCIS1111ABCI01010011101111
ABC0101001110SCO3、多位加法器两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器
。1)串行进位加法器优点：电路比较简单。如果位数增加，传输延迟时间将更长，工作速度更慢。缺点：速度比较慢
。因为进位信号是串行传递，最后一位的进位输出CO要经过四位全加器传递之后才能形成。为了提高速度，人们又设计了一种多位数快
速进位（又称超前进位）的加法器。所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位输入端。现在的集成加法器，大
多采用这种方法。进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式4位串行进位加法器：100
11101111例如做14+7的运算：2、超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。不片
接时,芯片74LS83的CI端应接低电平.=（10101）2=16+4+1=（21）10常用4位超前进位加法器有74L
S83等。01110(1110)2+(0111)20CO∑CIABSCO∑
CIABSCO∑CIABSCO∑CIABS
74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO加法器应用逻辑功能：把输入的每
一个高低电平变成对应的二进制代码。二、编码器5VS0S1S2…S7编码器1、普通编码器特点：任何时刻只允许
输入一个编码信号，否则输出将发生混乱。1）真值表3）输出函数式I3
I2I1I0Y1Y0Y1=I3I2Y1=I3I2Y0=I3I1Y0=I3I1Y1I3I2
I1I000011110000111101100XXXXXXXXXXXXY0I
3I2I1I000011110000111101010XXXXXXXXXXXX
011110111101111
0111001002）卡诺图以两位二进制编码器为例：5）逻辑符号由逻辑符号知电路
的特点：0编码有效，输出两位二进制原码
。4）逻辑图I3I2I1I0Y1Y04线——2线I3I2I1I0Y1Y04线——2线&Y1
&Y0I3I2I1I0②若电路符号如右表示电路特点为：6）说明①电路中的I0端可以去掉所以，端叫做“隐
含端”I0因为当I3I2I1=111时，必然输出0的两位代码000编码有效，输出两位二进制反码。Y1=I3I2Y0
=I3I12、优先编码器（以2位二进制编码器为例）特点：允许输入端同时有多个编码信号，但电路只对优先权较高的一个进行编码。
2）输出函数式1）真值表输入输出I3I2I1I0Y1Y0Y1=I3I20
00000000000111
X000000001111
001XY0=I3I2+I3I10XXX10XX110X1110
00011011Y1I3I2I1I00001111000011110
Y0I3I2I1I00001111000011110输出反码。要求：I3的优先权最高，I0的优先权最低
。3）逻辑符号4）功能表YS:选通输出端S:选通输入端（使能端）YEX：输出扩展端1XX
XX1001111010有“0”反码输出附加的功能端有：0
11101XXXX111
101111110100
XXX010XX0110X输
入输出001001101
0101110SI3I2I1I0Y0Y1YEXYSI
3I2I1I0Y1Y0SYSYEXI3I2I1I0Y1Y0SYSYEXI3I2I1I0
Y1Y0SYSYEX111111注意3、编码器的功能扩展（利用YS、YE
X端）试用两片4线—2线优先编码器，将A0~A78个低电平输入信号编为000~1118个3位二进制代码。其中A7的优先权最高
，A0的优先权最低。输出原码。1）连线图（1）片工作时：（2）片不工作YS1=1S2=1YEX1=0（1）片输入全1
不工作时：（2）片工作YS1=0S2=0YEX1=1I3I2I1I0Y1Y0SYSYEX1&&Z
2Z1Z0A7A6A5A4A3A2A1A0I3I2I1I0Y1Y0SYSYEX（1）（2
）可编出111、110、101、100可编出011、010、001、0002）工作原理此时，此时，Z2=1Z2=
0下一页前一页退出4、常用集成编码器1）74LS1482）74LS147二—十进制优先编码器0编码有效输出842
1BCD反码10线—4线（实为9线—4线）没有I0端:当I9~I1全为1时，输出0000的反码11118线—3线优先
编码器0编码有效输出3位二进制反码74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0
YSS74LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y3逻辑功能：将输入的每个代码
分别译成高电平（或低电平）。1、二进制译码器1）真值表3）逻辑图Y3=A1A0=m3Y0=A1A0=m0Y1=A
1A0=m1Y2=A1A0=m2S端为控制端（片选端、使能端）常用有：二进制译码器、二——十进制译码器、显示译码
器当S=0时，译码器工作；当S=1时，译码器禁止，所有的输出端均为0。输入输出A1A0Y3
Y2Y1Y010001101000
1010000101000
1）2位二进制译码器2）输出表达式A11A011S&Y3&Y2&Y1&Y0三、译码器4）逻辑符
号(2线—4线译码器)输出0有效的2线—4线译码器可用与非门构成，输出1有效5）常用集成2线—4线译码器0m=01
AA==1m2Y2m=3Y3m=01AA=74LS139：
双2线—4线译码器输出0有效1Y=01AA=01AAY0Y3Y2Y1Y0
A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y2
2Y21Y20A20A21S2A10A11S1输出逻辑表达式2、译码器的功能扩展1）题意3线
—8线译码器的真值表利用D2的0，使s1=0,(1)片工作；使s2=1,(2)片不工作。利用D2的1，使s2=0,(2
)片工作；使s1=1,(1)片不工作。2）连线图之一输入输出0001111
111011111101111110
1111110111111011111
101111110111111011
11111D2D1D0Z3Z2Z1Z0Z7Z6Z5Z4例：试用两
片2线—4线译码器组成3线—8线译码器，将输入的三位二进制代码D2D1D0译成8个独立的低点平信号Z7~Z0
。1DOD1D2Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S（1）（2）Z7Z
6Z5Z4Z3Z2Z1Z000101001110010
11101113）连线图之二D2D1D0S2(2)S1A1A0(1)S1
S2A1A01D2=0时，(1)片工作;D2=1时，(2)片工作.输入端可如图连线：如果译码器的
片选端有多个,3、三位二进制译码器三位二进制译码器即3线—8线译码器，常用3线—8线译码器有74LS138逻辑符号（输出0
有效）：当控制端S1S2S3=100时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。74LS138Y
7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0译码器禁止时，所有输出端都输
出无效电平（高电平）。74LS138的功能表输入输出A2A1A00×
×110101010101010
10××××××00000101001
1100101110111111
1111111111
1110111111
1101111111
1011111111
0111111110
1111111101
11111110111
1111104、综合1）同理,四位二进制译码器为4线—16线译
码器2）二进制译码器就是n线—2n线译码器，即，n变量全部最小项的译码器。应用：利用线译码器分时将采样数据
送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线2-4线译码器ABCD三态门三态门
三态门三态门总线000全为1工作原理：（以A0A1=00为例）数据脱离总线5、二—十进制译码器（以8421B
CD码的译码器为例）2、结构：4线—10线。3、常用集成8421BCD码译码器有74LS042，它有A3~A0四个输入端，有
Y9~Y0十个输出端。1、功能：能将8421BCD码译成对应的高、低点平。第三章组合逻辑电路3.5组合电路中的竞争
冒险3.1组合逻辑电路的分析3.2小规模集成器件的组合逻辑电路设计3.3常见组合逻辑电路3.4中规模集成器件
的组合逻辑电路设计3.1组合逻辑电路的分析电路特点：功能特点：任意时刻的输出信号只与此时刻的输入信号有关，而与信
号作用前电路的输出状态无关不包含有记忆功能的单元电路，也没有反馈电路。组合逻辑电路的特点数字电路组合逻辑电路时序逻辑
电路一、概述每一个输出变量是全部或部分输入变量的函数：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai
）……Lj=fj（A1、A2、…、Ai）二、组合逻辑电路的分析方法二、步骤1、?根据给定的逻辑
电路图，写出逻辑表达式。2、?化简逻辑函数表达式。3、?根据化简以后的逻辑表达式列出真值表。4、?分析该电路所具有的逻
辑功能。5、对电路进行评价或改进。一、目的：对一个已知的逻辑电路，找出其输出与输入之间的逻辑关系，用逻辑函数描述它的工作
，评定它的逻辑功能。化简得出结论（逻辑功能）。组合逻辑电路图写出逻辑表达式逻辑图逻辑表达式11最简
与或表达式化简22从输入到输出逐级写出例1：最简与或表达式3真值表34电路的逻
辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票
或3票同意，表决就通过。4例2：&&&&ABYABAABBABY=AABBAB=AAB+
BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0异或门=AB+AB
例3：M=1(高电平）：Y=AM=0(低电平）：Y=B本图功能：二选一电路。数据选择器B&&&AMY
1Y=AMBM=AM+BM下一页前一页退出ABCZ0000010100111
0010111011101101001例4：ACZCAABBBC&&
&&&&&Z6Z5Z4Z2Z3Z1功能分析：输入有奇数个1时，输出为1，否则输出为0，该电路为奇偶校验器若
用异或门去实现该电路，只需两个异或门。下一页前一页退出3.2SSI组合逻辑电路的设计（1）逻辑抽象：
将文字描述的逻辑命题转换成真值表叫逻辑抽象。①确定输入、输出变量；②定义逻辑变量
状态的含义例：两个开关同时闭合灯亮结果：输出变量原因：输入变量两个开关
灯用S1、S2表示用L表示用0、1表示输入、输出变
量两种不同的状态。S=0开关断开1开关闭合L=0灯灭1灯亮③列真值表S1S1L00001
0100111设计过程的基本步骤：（2）写函数表达式L＝S1S2（3）
函数化简和变换L＝S1S2（4）画逻辑电路S1S1L＆＆例1:设计一个举重裁判表决
器。设举重有三个裁判，一个主裁判和两个副裁判。杠铃的完全举起由每一裁判按一下自己前面的按钮来确定。只有当两个裁判（其中必须有主裁判
）判明成功，表示成功的灯才亮。试设计该电路。ABCZ000001010011100101110111ABC
Z=AB+AC111设：A——主裁判，B，C——副裁判，按下按钮为1，否则为0Z——“成功”与否
，成功为1。否则为0。010100111000000111例2一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A、温感B，紫外线光感C；输出变量：报警控制信号Y。逻辑赋值：用1表示肯定，用0表示否定。ABC11101010011101ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１＝ABACBCABCY例3:人类有四种基本血型A、B、AB、O型，输血者和受血者的血型必须符合一定的原则（如图），试用与非门设计一个检验输血者和受血者血型是否符合的电路。输血者血型受血者血型ABBBAAABOO输血者的血型用ab表示，受血者的血型用cd表示。00——A型01——B型10——AB型11——O型符合规定——1不符合规定——00000010111111010输血者血型受血者血型ABBBAAABOO输血者的血型用ab表示，受血者的血型用cd表示。00——A型01——B型10——AB型11——O型符合规定——1不符合规定——0abcdZ000000010010001101000101011001111000100110101011110011011110111110100110001011110000010111111010cb1111d11111abcdZ00000001001000110100010101100111100010011010101111001101111011111010011000101111a0001111000011110adcb1111&&&&&Z