存储系统性能的两个重要指标1.存储容量存储器以字为单位来组织信息，每个字都有一个确定的地址与之对应，每个字中所寸的二进制位数称为字长。存
储器的容量一般用字数N同字长M的乘积即N×M来表示。2.存取时间一般用读/写周期来描述，读/写周期越短，存储器的工作速度就越高。
15.1.1随机存取存储器（RAM）三、存储器的应用表8-１6264的工作方式表Intel2
114A是1K字×4位SRAM，它是双列直插18脚封装器件，采用5V供电，与TTL电平完全兼容。Intel211
6是16K×1位动态存储器（DRAM），是典型的单管动态存储芯片。它是双列直插16脚封装器件，采用+12V和±5V三组电源供电
，其逻辑电平与TTL兼容。三、RAM扩展连接方法1、位扩展:加大字长2、字扩展:加大字数1.存储器容量的扩展
存储器的容量：字数×位数⑴位扩展（即字长扩展）：将多片存储器经适当的连接，组成位数增多、字数不变的存储器。
方法：用同一地址信号控制n个相同字数的RAM。例：将256×1的RAM扩展为256×8的RAM。
将8块256×1的RAM的所有地址线和CS（片选线）分别对应并接在一起，而每一片的位输出作为整个RAM输出的一位
。解：256×8RAM需256×1RAM的芯片数为：将256×1的RAM扩展为256×8的RAM试用1024×1RAM
扩展成1024×8存储器。N=总存储容量/一片存储容量==8(片)⑵字扩展
将多片存储器经适当的连接，组成字数更多，而位数不变的存储器。例：由1024×8的RAM扩展为4096×8的RA
M。共需四片1024×8的RAM芯片。1024×8的RAM有10根地址输入线A9～A0。4096×
8的RAM有12根地址输入线A11～A0。选用2线-4线译码器，将输入接高位地址A11、A10，输出分别控制四片RAM的片选
端。由1024×8的RAM扩展为4096×8的RAM试用256×4RAM扩展成1024×4存储器。N=总存储容量/一片存
储容量==4（片）(3)字位扩展例：将1024×4的RAM扩展为2048×8RAM。
位扩展需2片芯片，字扩展需2片芯片，共需4片芯片。字扩展只增加一条地址输入线A10，可用一反相器便能实现对两片
RAM片选端的控制。字扩展是对存储器输入端口的扩展，位扩展是对存储器输出端口的扩展。将1
024×4的RAM扩展为2048×8RAM15.2可编程逻辑器件(PLD)PLD在数字集成芯片中的位置
SSI、MSI数字集成电路LSI、VLSI
ASIC全定制ASIC门阵列
半定制ASIC标准单元
PLDASIC全定制半定制1.门阵列--gatearray2.
标准单元--standercell3.PLD--ProgrammableLogicDevice4.CPLD--
complex5.FPGA--flexibHCPLD用户不可改硬件的软化设计专用集成电路（简称ASIC）系统放在一个
芯片内用户定制集成电路半定制标准单元（StandardCell）门阵列（GateArray）可编程逻辑器件
（ProgrammableLogicDevice——PLD）ASIC全定制（FullCustomDesignIC
半定制（Semi-CustomDesignIC）可编程逻辑器件(PLD)（1）定义：PLD是厂家作为一种通用
型器件生产的半定制电路，用户可以利用软、硬件开发工具对器件进行设计和编程，使之实现所需要的逻辑功能。（2）PLD的基
本结构框图其中输入缓冲电路可产生输入变量的原变量和反变量，并提供足够的驱动能力。输入电路与阵列或阵列输
出电路输入项乘积项或项输入输出PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、PROM、P
LA、PAL、GAL、CPLD和FPGA等，它们的组成基本相似。近年来PLD从芯片密度、速度等方面发展迅速，已成
为一个重要分支。1）70年代，PROM、PLA、PAL2）80年代初，GAL3）80年代后期，CPLD、EPLD、FPGA
4）90年代后，SOPCPLD具有较大的与或阵列，逻辑图的画法与传统的画法有所不同。输入缓冲器表示方法与门表示
方法或门的表示方法固定连接可编程连接二．PLD器件简化表示方法连接的三种特殊情况：输入全编程编程连接，输出为0
，这种状态称为与门的缺省（Default）状态。对于这种全部输入项都接通的缺省状态，可以用带有“×”的与门符号表示。乘积项与
任何输入信号都没有接通，称为"悬浮1"状态。ABP1P2P3000010100110001
11001PLD的分类（1）与固定、或编程：ROM和PROM（2）与或全编程：PLA（3）与编程、或固定：PA
L、GAL和HDPLDPLD基本结构大致相同，根据与或阵列是否可编程分为三类：第15章可编程器件数字电路基础部电
子技术教研室电子技术教研室数字电路电子技术教研室数字电路第7章存储器和可编程逻辑器件简介本章内容
随机存取存储器RAM和存储器容量扩展的方法；只读存储器ROM的结构、工作原理可编程阵列逻辑PAL、通用阵列
GAL的结构与特点；CPLD和FPGA的结构特点；可编程逻辑器件的开发与应用技术7.1半导体存储器一、
概述二、随机存取存储器(RAM)三、只读存储器(ROM)数字系统中用于存储大量二进制信息的器件是存储
器。穿孔卡片→纸带→磁芯存储器→半导体存储器半导体存储器的优点：容量大、体积小、功耗低、存取速度快、使用寿命长等。
一、概述按所用半导体器件的不同,半导体存储器分为:1.双极型-----工作速度快,在微机中作高速缓存2.MOS型----
-功耗小,因而集成度高。用于大容量存储,如微机中的内存条按存取方式，半导体存储器可分为:RAM：在工作时既能从中读出（取出）信
息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持
。1.随机存取存储器RandomAccessMemoryRAM1)SRAM静态随机存取存储器
(static)2)DRAM动态随机存储存取器(Dynamic)任何时刻对任何单元都能直接写入或读出二进制信
息,断电后信息就丢失。(Ultraviolet)2.只读存储器ReadOnlyMemory
1)ROM2)PROM------programmable3)EPROMUVEPROM(Erasable)
E2PROM(Electrically)信息可长期保存,断电也不丢失4)FlashMemory——不能改写——只能
改写一次——可以改写多次3.顺序存取存储器SequentialAccessMemorySAMFIFOFirs
tinFirstoutFILOFirstinLastout顺序存取存储器的特点是先入先出或先入后出随机存取
存储器又叫随机读/写存储器，简称RAM，指的是可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。优点：读写方便，
使用灵活。缺点：掉电丢失信息。?分类：SRAM（静态随机存取存储器）DRAM（动态随
机存取存储器）读写存储器又称随机存储器——RandomAccessMemory。RAM的技术指标
存储容量：存储速度:可靠性功耗FPMDRAM—快速页模式随机存储器EDODRAM—扩展数据输出随机
存储器SDRAM—同步动态随机存储器DDRSDRAM—双数据传输率同步
动态随机存储器RDRAM—新型高速动态随机存储器一、RAM的存储单元按工作原理分为：
静态存储单元：利用基本RS触发器存储信息。保存的信息不易丢失。动态存储单元：利用MOS的栅极电容来存储信
息。由于电容的容量很小，以及漏电流的存在，为了保持信息，必须定时给电容充电，通常称为刷新。1.静态存储单元2.动态存储单元
一、RAM的存储单元六管CMOS静态存储单元CD破坏性读出是目前所有大容量DRAM首选存储单元,结构简单.但需要配置灵敏
恢复/读出放大器工作原理:VCCT2T1T3T4行选线DD列选线1.静态存储单元(SRAM)六管CMOS
静态存储单元它是浮栅雪崩式MOS管（简称FAMOS管）。图中用栅极上的小圆圈表示T2、T4为P沟道MOS管，而栅
极上没有小圆圈的为N沟道MOS管。CMOST1～T4构成基本RS触发器，用于存储一位二进制信息。T5，T6管是触发
器与位线Xi间的门控管，控制触发器与位线的接通与断开。T7，T8管控制位线与数据线D、的通断。采用六管CM
OS静态存储单元的常用静态RAM芯片有6116（2K×8）、6264（8K×8），62256（32K×8）等。这些芯片由于采用了C
MOS，故它的静态功耗极小，因此在交流电源断电时，可以用小型锂电池供电，以长期保存所存储的信息。从而弥补了其他半导体存储器断电后信
息消失的缺点。利用MOS管栅极电容的暂存作用来存储信息的，考虑电容器上的电荷不可避免地因漏电等因素而损失，为保持原存储信息
不变，需要不间断地对存储信息的电容定时地进行充电（也称刷新）。动态存储单元比静态存储单元所用元件少、集成度高，适用于大容量
存储器。静态存储单元虽然使用元件多，集成度低，但不需要刷新电路，使用方便，适用于小容量存储器。随着新技术的开发，目前静态存储单元的
集成度已大大提高，再加上采用CMOS，功耗和速度指标得以改善而倍受用户青睐。现在用的64K静态RAM，每片功耗只有10
mW，其维持功耗可低达15nW,完全可用电池作后备电源，构成不挥发存储器。2.动态存储单元DRAM二、RAM的结构和读写原理
若此时R/W＝1，则执行读操作，将所选存储单元中的数据送到I/O端上。若此时R/W=0时，进行写入数据操作。
当CS=1时，不能对RAM进行读写操作，所有端均为高阻态。地址译码器存储矩阵读/写控制电路
地址码输入W0W1W2n-1字线…B0B1Bm-1位线…A0A2An-1…D0D1Dm-1…
数据输入/出片选CS读/写R/W存储容量存储容量是指整个存储器所能存放的二进制信息的总位数，它
一般用:[存储字数：2N]×[输出位数：M]来表示(
其中N为存储器的地址线数)例如：128(字)×8(位)、1024(字)×8(位)等等。存储矩阵
存储器的整体结构2WiDD符号1、SRAM的基本存储单元WiDD符号T3VCC123Wi
DDI/OR/WT2T4T5T6QQT1字线数据线数据线一.RAM的结构和读写原理I/O端
画双箭是因为数据即可由此端口读出，也可写入①存储矩阵共有28（＝256）行（即字）×24（
＝16）列，共212（＝4096）个信息单元每个信息单元有k位二进制数（1或0）存储器中存储单
元的数量称为存储容量（＝字数×位数k）。行地址译码器：输入8位行地址码，输出256条行选择线（用x表示）
列地址译码器：输入4位列地址码，输出16条列选择线（用Y表示）②读写控制电路当R/W=0时，进行写入(Write)数据
操作。当R/W=1时，进行读出(Read)数据操作。256×4（256个字，每个字4位）RAM存储矩阵的示意图。
如果X0＝Y0＝1，则选中第一个信息单元的4个存储单元，可以对这4个存储单元进行读出或写入。010000
01容量为256×4RAM的存储矩阵存储单元
1024个存储单元排成32行×32列的矩阵由美国Dallas半导体公司推出，为封装一体化的电池后备供电的静态读写存储器。
它以高容量长寿命锂电池为后备电源，在低功耗的SRAM芯片上加上可靠的数据保护电路所构成。其性能和
使用方法与SRAM一样，在断电情况下，所存储的信息可保存10年。其缺点主要是体积稍大，价格较高。
3.其它类型存储器非易失性静态读写存储器NVSRAM串行存储器是为适应某些设备对元器件的低功耗和小型化的要求而设计的。主要特点：所存储的数据是按一定顺序串行写入和读出的，故对每个存储单元的访问与它在存储器中的位置有关。串行存储器多端口存储器MPRAM多端口存储器是为适应更复杂的信息处理需要而设计的一种在多处理机应用系统中使用的存储器。特点：有多套独立的地址机构(即多个端口)，共享存储单元的数据。多端口RAM一般可分为双端口SRAM、VRAM、FIFO、MPRAM等几类。4.静态读写存储器（SRAM）集成电路6264简介采用CMOS工艺制成，存储容量为8K×8位，典型存取时间为100ns、电源电压＋5V、工作电流40mA、维持电压为2V，维持电流为2μA。8K=213，有13条地址线A0~A12；每字有８位，有８条数据线I/O0～I/O7； |
|
