时序逻辑电路的分类时序逻辑电路可按时钟控制时间和逻辑功能分类。（1）按各触发器的时钟控制时间分类。可分为同步时序
逻辑电路和异步时序逻辑电路。同步时序逻辑电路中，各触发器的状态变化是在同一时钟信号控制下同时发生的；而异步时序逻辑电路中，所有触发
器的时钟端不是全接在一个时钟信号上，状态转换有先有后。（2）按逻辑功能分类。可分为数码寄存器、移位寄存器、计数器等。
时序逻辑电路的分析方法时序逻辑电路的分析方法一般有以下5个步骤。（1）根据给定电路写出其驱动方程、时钟方程
、输出方程。（2）将各触发器的驱动方程代入相应触发器的特征方程，得出状态方程。（3）由状态方程画出状态转换真值
表。（4）画出状态图、时序图。（5）逻辑功能说明。例试分析图所示电路的逻辑功能。解（1）根据逻辑图
写出驱动方程和时钟方程：（2）将其代入特征方程求出状态方程：（也可由T′触发器的特征方程
直接得到，下降沿有效。）（3）由状态方程画出状态转换真值表（4）画出状态图、时序图，如图8.3所示。（
5）分析逻辑功能。由状态图和时序图可知，本电路为异步3位二进制加法计数器。2、时序逻辑电路的相关限定符号
主要介绍一些常用的、最基本的时序逻辑电路的限定符号。时序元件的总限定符号（1）SRGm：表示m位移位寄存器的
总限定符号，如SRG8表示8位移位寄存器。（2）CTRm：表示m位二进制计数器，如CTR4表示4位二进制计数器。
（3）CTRDIVm：表示计数长度为m的计数器，如CTRDIV10表示十进制计数器。在具有不同计数长度的元件阵列中（例如二—五—
十进制计数器），DIVm标注在每个单元中，而只需在公共框中标出CTR。（4）RAM：表示随机存储器，符号要用地址和
位数的适当符号来替代。其他关联符号其他关联符号有以下3种。（1）C1/→：表示该信号既作为控制关联影响信号，
又作为右移（从左向右或从上向下）触发信号。（2）1→/2←：分别表示受相应关联控制的右移和左移（从右到左，或从下向上）的
移位触发信号。（3）2－/3＋：“－”表示减法计数，“＋”表示加法计数。2和3表示减法和加法计数分别受相应关联作用控制。
二、寄存器寄存器是一类非常重要的时序电路部件，它能将一些数码或指令存放起来，以便随时调用，它由具有存储功能的
触发器构成。一个触发器能存放1位二进制数码，如要存储n位二进制数码就需要n个触发器。寄存器存放数码的方式有并行和串行两种
。并行方式是指数码从各对应输入端同时输入到寄存器中；串行方式是指数码从一个输入端逐位输入到寄存器中。寄存器取出数码的方式
也有并行和串行两种。并行方式是指存储数码从各对应输出端同时取出；串行方式是指存储数码从一个输出端逐位输出。寄存器按功能不
同可分为：数码寄存器和移位寄存器。1、数码寄存器数码寄存器的功能是暂存数据，现以4位数码寄存器为例进行分析。
电路组成4个触发器的输入端D3D2D1D0作为寄存器的数码输入端，4个触发器的时钟CP接在一起作为送数脉冲控制
端。4位数码寄存器工作原理在CP上升沿到来的瞬间,数码D3D2D1D0被同时存放
到了相应触发器的输出端，所以电路采用的是并行输入、并行输出的方式。2、移位寄存器移位寄存器具有
存储数码和数码移位两种功能。数码移位是指寄存器中所存数码在脉冲CP作用下能依次左移或右移。根据数码移动情况的不同，寄存器可分为单向
移位寄存器和双向移位寄存器。单向移位寄存器以4位左移寄存器为例进行分析。（1）电
路组成。如图8.5所示，触发器F0的D端接收存储数码，其他高位触发器的D端依次接低位的输出端Q，所有触发器的复位端R接在一起作为寄
存器的清零端，4个触发器的时钟CP接在一起作为移位脉冲输入端。4位左移寄存器（2）工作原理。将数
码D3D2D1D0（如1010）从高位D3至低位D0依次串行送到串行输入DL端。第一个CP上升沿之后，Q0＝D3＝1，第二个CP上
升沿之后，Q0＝D2＝0，Q1＝D3＝1。依次类推，可得4位左移寄存器的状态转换表如表8.2所示。为进一步加深理解，可画出时序图如
图8.6所示（假设初始时所有触发器的Q端都为0）。4位左移寄存器状态转换表时序图3、集成移位寄存器74
LS19474LS194为4位双向移位寄存器（有清零、串/并入，串/并出、保持的逻辑功能），其逻辑符号如图所示。74L
S194：复位端,低电平有效；DSR:右移串行数据输入端；DSL:左移串行数据输入端；D0、D1、
D2、D3:并行数据输入端；Q0、Q1、Q2、Q3:并行数据输出端；公共框中的M是方式关联符号，在这里的作用是
选定移位方式，图中标注的位组合符号表示被组合的两个输入M0、M1能定义M0、M1、M2、M3四个关联标记，这四个关联
标记分别确定一种操作方式。当M1M0=01时，M1=1，其余均为“0”，从带有标识序号为“1”的限定符号“1→”可知，此时
元件具有右移功能；当M1M0=10时，M2=1，由标识符号“2←”可知，此时元件具有左移功能。当M1=1，每次CP从“0→1
”使“C4”和“1→”为“1”时，存储在元件中的数据就右移一位，而数据则从DSR端串行输入（该端内部有限定符号1，4D）。同理，当
M2=1时，伴随CP上升沿，数据从DSL端串行输入(该端内部有限定符号2，4D)。操作方式选择M3=1，C4=1时，只有带有标识序
号为3，4的受影响端才能动作，此时，数据从D0～D3端并行输入，实现了预置。操作方式选择M0=1，因没有标识序号为0的受影响端，所
以C4=1时，元件不动作，保持原来的状态。CD4015CD4015为双4位移位寄存器（串入并出）。7
4LS16474LS164为8位移位寄存器（串入并出），具有清零、移位（右移）、保持的功能。CD4015的逻辑符号
74LS164的逻辑符号三、计数器1、二进制计数器二进制计数器是计数器中最基本的电路，它是指
计数容量为2n的计数器。二进制计数器又可分为同步二进制计数器和异步二进制计数器。1．同步二进制计数器同步二进制
计数器就是将输入计数脉冲同时加到各触发器的时钟输入端，使各触发器在计数脉冲到来时同时触发。（1）同步二进制加法计数器。
同步3位二进制加法计数器触发器是构成时序逻辑电路的基本逻辑部件。触发器有两个稳定的状态：0状态和1状态，约定
以输出端Q的状态代表触发器的状态。在不同的输入情况下，它可以被置成0状态或1状态。当输入信号消失后，所置成的状态能够保持不变，触发
器能够记忆二进制信息0和1，可用做二进制数的存储单元。通常约定，Qn称为现态，表示触发器在接收信号前所处的状态；
Qn+1称为次态，表示触发器在接收信号后建立的新的稳定状态。触发器的次态Qn+1由输入信号值和触发器的现态决定。第
7章触发器一、基本RS触发器基本RS触发器在各种触发器中结构最简单，但它却是各种时钟
触发器的基本组成部分。1、基本RS触发器的组成由与非门组成的基本RS触发器基本RS
触发器可由两个与非门交叉耦合组成，如图(a)所示。它两个输入端和一对互补输出端
其逻辑符号如图(b)。逻辑符号中的输入端中的小圈以及、的非号都表示：输入信号只在低电平时对触发器起作用，即低电平有效。
2.由或非门组成的基本RS触发器由或非门组成的基本RS触发器如图(a)所示，图(b)是其逻辑符号。
注意：或非门组成的基本RS触发器是采用正脉冲输入(高电平有效)，故输入端R、S上没有非号。(a)(b)与
非门组成的基本RS触发器(a)(b)或非门组成的基本RS触发器2、逻辑功能与非门组成的基本RS触发器功能表
Qn+1说明00×禁止010置0101置111Qn保持R、S分别表示置0、置1输
入，输入高电平有效;表示输入低电平有效。与非门、或非门都可以组成基本RS触发器，其功能有
所差异。以与非门组成的基本RS触发器为例。置0功能置1功能保持功能Qn+1=Qn(1)当原状态为Qn=0,次态为Q
n+1=0;(2)当原状态为Qn=1,次态为Qn+1=1。应避免的情况输出状态不定。应避免的情况两个输入端
同时为0两个输入端同时输入0，则G1门与G2门的输入端都至少有一个为0，因此两个门的输出都为1，这破坏了触发器应为互补输
出的正常逻辑关系。当两个输入端负脉冲同时同时撤除瞬间，两个与非门的四个输入端都为1，因而两个门的输出都要从原来的高电平
向低电平转化，由于半导体器件参数的离散性，会而产生了竞争，哪个门的转化速度快，哪个门就抢先输出低电平0，并迫使另一个门输出高电平1
。然而门的转化速度是由半导体器件参数的离散性决定的，很难事先确定，因而使触发器的下一状态不可确定。把这种无法判定新状态的情况简称为
状态不确定，不确定状态是禁止使用的。波形图基本RS触发器的工作波形可用图7.3所示的波形
为例来说明，图中的虚线部分表示不确定状态。图7.3基本RS触发器的工作波形由或非门组成的基本RS触发器置0输入
R与置1输入S均为高电平有效。或非门组成的基本RS触发器功能表RSQn+1说明00Qn保持011置11
00置011×禁止二、同步触发器在数字系统中，常用时钟脉冲（ClockPul
se，用CP表示）控制触发器的状态转换，使各触发器按一定的节拍同步动作，以取得系统的协调。这种采用时钟脉冲的触发器，简称钟控触发器
或同步触发器。1、同步RS触发器电路组成电路如图（a）所示，两个与非门构成控
制门。时钟脉冲由CP端输入，信号由R、S端输入，输入高电平有效。如图（b）所示为其逻辑符号。限定符号C表示控制，R、S与C关联，输
入受C控制。C1、1R、1S表明1R、1S输入受C1控制。同步RS触发器工作原理（1）当CP＝0，两个与非
门被低电平封锁，R、S无法输入。此时、均为1，触发器状态保持。（2）当CP＝1时，触发器的状态由输入信号R、
S决定。两个与非门打开，与非门相当于非门，触发器的状态由输入信号R、S决定。输入信号与基本RS触发器的输入、
正好相反，输入高电平有效。同步RS触发器功能表当CP＝1时，同步RS触发器的状态转换可用功能表来表
示。RSQn+1说明00Qn保持011置1100置011×禁止同步RS触发器功能表特征
方程由功能表分析，当CP=1时，同步RS触发器满足方程：由于R=S=1时，状态不定，应当加上限制条件RS=0。所以特征方程
为：RS=0（约束条件）2、D触发器RS触发器会出现状态不定的情况。电路需要改进，如D触发器
、JK触发器，则不会出现状态不定。1．电路组成D触发器可由RS触发器转换，在R、S两输入端间连接一个非门，形成
RS触发器的输入值为互补关系。D触发器只有一个信号输入端“D”，其逻辑图如图（a）所示，如图（b）所示为其逻辑符号。同步D触发器
逻辑功能分析CP＝1期间，当D＝1时，RS触发器的输入为S＝1、R＝0，触发器置1；当D＝0时，RS触发器的
输入为S＝0、R＝1，触发器置0，不会出现触发器状态不定。也可以通过特征方程来分析。RS触发器的特征方程为：
Qn+1=DCP=1期间：D=1时，Qn+1=1触发器状态为1D=0时，Qn+
1=0触发器状态为0功能表D触发器的功能表DQn+10011D触发器具有
置0和置1两种确定的状态，克服了RS触发器会产生状态不定的缺点。7.2.3JK触发器在实际应用中，常用到D
触发器和JK触发器。D触发器和JK触发器是组成时序逻辑电路的基本单元。1．电路组成JK触发器也可由RS触发器转
换而成，电路如图7.6（a）所示，图7.6（b）所示为JK触发器的逻辑符号。图7.6JK触发器2．逻辑功能分析
JK触发器可由RS触发器转换而成，逻辑功能可从其特征方程来分析。（1）特征方程RS触发器的特征方程为：由
图（a）得到：代入上式化简得到JK触发器的特征方程：JK触发器(2)逻辑功能从JK触发器的
特征方程可以分析触发器的逻辑功能.。由特征方程得到JK触发器的功能表。JK触发器的功能表JKQn+1说明00Q
n保持010置0101置111翻转JK触发器输入端的四种组合，都具有互不重复的确定状态，具有置0、
置1、保持和翻转四种功能，也不会出现状态不定，逻辑功能比较完善。4、同步触发器的空翻现象上述的同步触发器
时钟控制功能不完善，存在“空翻”现象。所谓“空翻”是指在CP＝1期间，输入信号状态变化，会引起触发器输出Q状态的变化，不能保证在一
个时钟脉冲周期内触发器只能翻转一次，而是会出现两次或两次以上的翻转，如图7.7所示。空翻现象触发器的空翻会破坏
系统中各触发器的统一工作节拍，应当避免。解决方法是改进触发器的电路结构，可采用边沿触发方式或主从结构方式。三、触发器相
关输入、动态输入限定符号GB/T4728.12中对触发器输入/输出限定符号做出了明确规定。解读这些限定符号，可以从触发器
的逻辑符号来了解触发器的逻辑功能。1、数据输入限定符号数据输入限定符号的功能符号输入处于其内部为
“1”时输入处于其内部为“0”时注DJKRST元件存储“1”元件存储“1”
元件存储“0”，元件存储“0”元件存储“1”每次本输人为“1”时输出内部状态就变为原来的补状态。
元件存储“0”对元件不起作用对元件不起作用对元件不起作用对元件不起作用不对元件起作用J=K=1时，输出的内部
逻辑状态变为其补状态一次。R=S=1的作用不由符号规定。其结果由“置位”、“复位”关联注明。2、动
态输入在一些时序电路中，输出状态的改变发生在输入状态由“0”→“1”或由“1”→“0”的瞬间，这样的输入称为动态输入。
动态输入限定符号如图7.8所示，是以符号框线为底边的等腰小三角。动态输入限定符号图(a)表示：只有在输入外部由“0”
→“1”的瞬间，输入内部才呈现“1”，其他时间输入内部均处于“0”。图(b)表示：只有在输入外部由“1”→“0”的
瞬问，输入内部才呈现“l”，否则输入内部处于“0”。图(c)表示：只有在输入外部电平由H→L的瞬问，输人内部才呈现“
1”，否则输入内部处于“0”。3、延迟输出延迟输出符号如图（a）所示。要注意，这里所讲的延迟是指逻辑状态的延
迟，而不是信号传输的延迟。延迟输出符号表示：输出内部状态的变化延迟到引起它变化的输入信号恢复到它的起始外部逻辑状态（或逻辑电平）时
才开始。如果输出内部没有延迟输出符号，则Q从“0”变为“l”无须延迟，如图（b）所示。延迟输出符号的意义四、主从触发
器同步触发器时钟控制功能不完善，存在“空翻”现象。触发器的空翻会影响系统中各触发器的统一工作节拍，需要改进触发的电路结构
。采用边沿触发器或主从触发器可克服“空翻”现象。1．主从触发器的结构与逻辑符号以主从D触发器为例，触发器的结构
与逻辑符号如图所示。主从D触发器2．工作过程主从D触发器，如图(a)所示。由于主触发器的时钟CP和从触发
器的时钟是互为反相的，CP＝1时主触发器打开，从触发器被＝0封锁；CP＝0时主触发器被CP＝0封锁，从触发器被＝1
打开，也就是把接收端的输入信号和输出Q状态的更新分两步进行，这就可以保证在一个时钟脉冲CP周期内，触发器的输出状态只可能改变一次，
而不至于像同步触发器那样，在一个时钟脉冲CP＝1期间，输出Q的状态随输入信号的变化而多次改变，从而克服了“空翻”现象。主从D触发
器3．逻辑符号读解图（b）所示是脉冲触发（主从）D触发器的图形符号，输出内部有延迟输出符号，所以当CP由“0
”变到“1”后，虽然C1＝1，允许触发器接收D输入的数据，但输出内部的逻辑状态仍保持不变，直到CP恢复到原来的状态——“0”状态时
，输出内部的逻辑状态才按刚才接收到的数据发生变化。注意:主从触发器在CP＝1期间，输入不能发生变化，否则产生的输出状态
不由延迟输出符号决定。4．工作波形主从触发器具有CP前沿输入，延迟到CP后沿触发的特性。工作波形如图所示。输出
状态的变化延迟了一个CP脉冲宽度。图主从D触发器工作波形五、边沿触发器边沿触发器只在时钟脉冲的上升沿或
下降沿接收输入信号，并根据输入信号控制触发器的翻转，而在其他时间，触发器保持状态不变。1、边沿触发器相关限定符号及意义
时钟脉冲上升沿控制的动态输入时钟脉冲上升沿控制的动态输入限定符号意义如图（b）所示，只有在CP从“0”
→“1”的瞬间，内部的C控制才能为“1”，其他时间C为“0”。C为控制关联，C为“1”时，所关联的输入信号才能有效。时钟
脉冲下降沿控制的动态输入表示时钟脉冲下降沿控制的动态输入限定符号意义。图7.13下降沿控制的动态输入限定符号意义
如图（b)所示为只有在CP从“1”→“0”的瞬间，内部的C控制才能为“1”，其他时间C为“0”。2、上
升沿触发的边沿触发器以上升沿触发的D触发器为例作介绍。上升沿触发的边沿D触发器上升沿触发的边沿D触发器
的逻辑符号如图所示。当外部CP脉冲的上升沿到来时的瞬间，内部的C1为“1”，控制1D接收输入信号D，此时触发器状态由
输入信号D决定。在其他时间，内部的C1为“0”，1D由C1控制，输入不起作用。工作波形上升沿触发的边沿触发器只有在
CP脉冲的上升沿到来时的瞬间，才能使状态Q发生变化，具有边沿触发的特点。工作波形如图所示。上升沿边沿D触发器逻辑符号上升沿触
发的边沿D触发器器工作波形带有预置端的上升沿触发的边沿D触发器带有预置端的上升沿触发的边沿D触发器的逻辑符号
与分别称为直接置“0”输入端、直接置“1”输入端，低电平有效。内部的限定符号中R、S，不受C
1控制，分别为置“0”控制、置“1”控制。图(b)为具有多个输入端的前沿触发的边沿D触发器。1D=D1D2
，输入外部D1D2=11时，内部1D才为“1”。多个输入端的集成触发器，在时序逻辑电路中，可以简化电路。4、下降沿触发的边
沿触发器下降沿触发的边沿触发器是在CP脉冲的下降沿触发的，以下降沿触发的边沿JK触发器为例作介绍。下降沿触发的
边沿JK触发器下降沿触发的边沿JK触发器的逻辑符号逻辑符号意义当外部CP脉冲的下降沿到来的瞬间，内部的C1为
“1”，控制1J、1K接收输入信号J、K，此时触发器状态由输入信号J、K决定。在其他时间，内部的C1为“0”，1J、1K由C1控制
，J、K输入不起作用。图（b）为多个输入端的下降沿触发的边沿JK触发器。工作波形下降沿触发的边沿触发
器只有在CP脉冲的下降沿到来的瞬间，才能使状态Q发生变化，工作波形如图所示。图下降沿触发的边沿JK触发器的工作波形
一、时序逻辑电路基础知识1、时序逻辑电路的概念及分析方法时序逻辑电路的特点时序逻辑电路在任
何时刻的输出不仅取决于该时刻的输入，而且还与电路的原状态有关，即具有记忆功能。时序逻辑电路方框图这
是时序电路的一般结构，某些时序电路会和该方框图有一些差别，但存储电路是必不可少的，其中存储电路是由具有记忆功能的触发器组成的，可以
说触发器是最简单的时序逻辑电路。第8章时序逻辑电路三、编码器与译码器编码器与译码器都可归类为代
码转换器。1、编码器在数字电路中，用二进制信息表示特定对象的过程称为编码。能实现编码的逻辑电路称为
编码器。常用的编码器有二进制编码器、二—十进制编码器、优先编码器等。二进制编码器二进制编码器是用n位
二进制表示2n个信号的编码器。以3位二进制编码器（3线—8线编码器）为例进行介绍。3位二进制编码器有8个输入端，3
个输出端，所以常称为8线—3线编码器，其功能真值表如表所示（输入为高电平有效）。输入输出I7I6I
5I4I3I2I1I0Y2Y1Y00000
0001000000100
000010000001
00000010000001
000000100000
0100000000000
0101001110010
11101118线—3线编码器的真值表由真值表写出各输出的逻辑式为
：用门电路实现，如图所示。8线—3线编码器逻辑图作为8进制转换为3位二进制的代码转换器，逻辑符号如图所示。O
CT表示8进制；BIN表示二进制；OCT/BIN为8进制代码转换为二进制代码的码转换器。元件框右侧内的0、1、2分别表示输出为20
、21、228线—3线编码器逻辑符号二—十进制编码器用BCD码对十进制数进行编码的电路
，称为二—十进制编码器。以8421BCD码编码器为例，其逻辑符号如图所示。DEC/BCD表示十进制数转换为BCD码。
元件框右侧内的1、2、4、8表示为8421BCD码的4个输出1、2、4、8（20、21、22、23）。二—十进制编码器逻辑符号
2、译码器在代码转换器中，译码是编码的逆过程，即将二进制信息转换为特定对象的过程。常用的译码器有
二进制译码器、二—十进制译码器和显示译码器。二进制译码器（1）二进制译码器简介。若输入变量为n个，则有2n个变
量代码的组合状态，变量译码器的输出状态就有2n个。每个用一条输出线对应一个输入变量代码的组合状态，对应地等于输入变量的一个最小项。
以2线—4线译码器为例，有两个输入变量，则有22＝4条输出线。如带有使能端EN，则逻辑功能真值表如表所示。2
线—4线译码器（带有使能端EN）的真值表输入输出ENA1A0Y3Y2Y1Y00××0000
1000001101001011001001111000由真值表得到逻辑
表达式：由逻辑表达式画出逻辑图，如图所示。2线—4线译码器逻辑图（带有使能端EN）74LS1383线—8线译码
器（2）74LS1383线/8线译码器74LS138的逻辑符号及管脚标注如图6.28所示。图中
总的限定符号BIN/OCT表示二进制转换为八进制的代码转换；A0、A1、A2为数据输入；EN为使能控制,
输出低电平有效。74LS1383线—8线译码器功能表输入输出S1
A2A1A00╳╳╳╳
╳1╳╳╳100
00l00011
0010100
11101001
0101101
101011111
ll111l1111
l11111ll1l
l011111101
111110l111
1l0l111110
111l110ll1
111011111l0
1l11111例用一个74LS138实现逻辑函
数:解：二—十进制译码器74LS42是二—十进制译码器，输入为8421BCD码，有10个输出，
又称为4线—10线译码器，输出低电平有效。74LS42的逻辑符号74LS42的功能表序号输入输出A3A2
A1A0000001111l1l110l0001111111110
120010111111101130011l11111011140
1001l1110111150l0111110111l16011
01l101l1l11701l11101l111118100010
1l11111L9l0010111l1l111伪码10101l1
11l111110111111111l111l001111l111
111l011l111111l1l11011l1l1l11111
1111l111l111显示译码器显示译码器用来驱动各种显示器件，从而将用二
进制代码表示的数字、文字、符号翻译成人们习惯的形式直观显示的电路，称为显示译码器。以半导体数码管为例，说明显示译码
器的工作原理。（1）半导体数码管。半导体数码管（简称LED数码管）的功能是把十进制数0～9直观地显示出来。它的内部有7
个条状发光二极管（a、b、c、d、e、f、g），用做7个字段，按图所示字形结构排列而成。只要适当控制这些发光二极管的导通，便可构成
不同字段发光的组合，显示出0～9这10个数字。半导体数码管中7个发光二极管有共阴极和共阳极两种接法，分别如图（a）
、（b）所示。要使某字段发光，在共阳极接法中应使相应段发光二极管的阴极接低电平；若为共阴极接法，则应使相应段发光二极管的阳极接高电
平。LED数码管及字形显示笔画表共阴极和共阳极两种接法（2）显示译码器。以CD4547（CC14547）4
线—7段译码器为例。图形符号如图所示。CD45474线—7段译码的图形符号限定符号BCD/7SEG表示码转
换器为BCD——七段显示转换。附加信息T1表示字型表与图6.31相似，除6字型(少了a字段)外，其他0～5、7～9字型均相同，另
外当A0A1A2A3输入超过“1001”后(即大于十进制数9)，输出全部为“0”，显示器数字消隐。G为与关联。G1
2表示标注“12”分别和输出内部a～g相与。当G12=1时，a～g正常输出；当G12=0，各输出为“0”。框内限定符号CT≥10表
示：当译码输入产生的内部数字等于或大于10时，CT≥10处的内部处于“1”，经内部连接使或门的输入内部也处于“1”，从而使G12=
0，置各输出内部为“0”状态，使各输出全部为“0”。管脚4为消隐输入，低电平有效。当=0,框内或门的输
入内部也处于“1”，从而使G12=O，置各输出内部为“O”状态，使各输出全部为“O”。管脚3和管脚5为空管脚。
CD4547的真值表序号输入输出A3A2A1A0
abcdefg0
××××000000
00100001
111110110
00101100
002100101
10110131
00111111
001410100
011001151
01011011
011610110
00111117
10111111
000081100
01111111
911
00111100
1110110100
000000111
10110000
0001211100
000000013
11101000
0000141111
00000000
15111110
000000四、运算器件
1、半加器所谓半加是指1位二进制数相加，能实现半加的逻辑电路称为半加器。半加器的逻辑功能
半加器的逻辑功能用真值表表示。半加器的真值表ABCS00000101100111
10用S表示和数输出，C表示进位输出，逻辑式为：半加器的标准逻辑符号半加器总限定符号∑表明该元件是加
法器,限定符号CO表示进位输出。当CO=l时，表示运算元件执行的加法运算产生一个算术进位。符号框内的限定符号P和Q，为操作数输
入，分别表示执行加法运算的两个一位操作数。当运算元件的操作数只有一位不会引起误会时，P和Q可以省略。2、全加器
所谓全加是指多位二进制数相加时，第i位的加数Ai和Bi及来自相邻低位的进位数Ci-1三者相加，得到本位和数Si及向相邻
高位的进位数Ci。全加器的逻辑符号74LS183双全加器输入输出AiBiCi-1CiS
i00000001010100101110100011011011
01011111全加器的真值表多位加法器：[例]用4个全加器组成一个4位二进制加法器，实现11
01和1011相加。[解]设A=A3A2A1A0=1101，B=B3B2B1B0=1011，S=A+B=C3
S3S2S1S0由于最低位全加器的进位输入为0，可以接地。运算结果为：S=A+B=C3S3S
2S1S0=11000串行进位的加法器电路虽然比较简单，但运算速度不快。要提高运算速度，可采用超前进位全加器
，如74LS283。74LS2833、数值比较器在数控系统中，经常用到数字量的比较。用来
比较两个数字大小的逻辑电路称为数字比较器。1位数值比较器两个1位二进制数A和B比较结果，可能存在3
种情况：(1)A=1，B=0，即则A>B；(2)A=0，B=1，即则A
A>BA所示。多位比较器图所示为4位级联数值比较器74LS85的逻辑符号。总的限定符号COMP表示为数值比
较器。P、Q是操作数。1位数值比较器逻辑图74LS85的逻辑符号数值比较器的输入/输出限定符号符号名
称符号名称P>QP=QP>=<“大于”输入“等于”输入“小予”输入两个多位二进制数字的比较，是逐位进行
的。通常先从高位开始，若高位能够比较出大小，便得到比较结论；若高位相等，再去比较次高位……。五、数据选择器与数字
分配器1、数据选择器数据分配器的逻辑功能及逻辑符号所谓数据选择器，就是根据地址控制信号，从
多路输入数据中选择其中的一路数据输出，它也称作多路调制器。它的基本功能相当于一个多选开关。以4选1数据选择器为例，其原理示意图如图
所示，通过地址A0A1控制，选择输入信号D0～D3中的一个传送到输出端Y。数据选择器原理示意图4选1数据选择器逻辑
符号D0～D3是4个数据输入端，内部标注数字0、1、2、3都是关联的标识序号，数据能否输入均由G关联控制。A0、A
1是选择器地址输入端，内部用标注的多位输入的位组合符号表示：由它组合的这2个输入产生一个数（数是处在其内部“1”状
态输入的各自权之和)定义G关联的0、1、2、3四个标识序号。例如选择输入A1A0为10时，在其内部产生的这个数是1×22+0×21
=2，表示此时G2=1，其余G0、G1、G3均为“0”，因而带有标识序号为2的数据输入被选中，其他数据输入内部被置“0”而封闭
。74LS151八路数据数据选择器74LS1518路数据选择器图形符号如图所示。EN为使能,通过地址A0
A1A2控制，选择输入信号D0～D7这8个中的一个传送到输出端Y。74LS151图形符号3、数据分配器
数据分配器的逻辑功能及逻辑符号所谓数据分配器，就是根据地址控制信号，将一路输入数据分配到多路输出中去的
逻辑电路，它也称做多路解调制器。它的基本功能也相当于一个多选开关。以4路数据分配器为例，其原理示意图与逻辑图如图所示，通过地址A0
A1控制，将一路输入信号传送到多路输出端Y0～Y3中的一个输出。4路数据分配器的原理示意图与逻辑图得到逻辑表达式：当A1A0
=00时Y0=D当A1A0=01时Y1=D当A1A0=10时Y2=
D当A1A0=11时Y3=D从而实现数据的4路分配。4路数据分配器的逻辑符号
如图所示。明数据分配器与具有使能控制的二进制译码器是可以互换的，从而可使数字集成电路的同一元件多用。互换时，译码
器的数据输入端与分配器的地址控制端互换；译码器的使能端与分配器的数据输入端互换。4路数据分配器的逻辑符号74L
S138作为8路数据分配器74LS138作为3线-—8线译码器，在本章介绍过。74LS138也可作为8路数据分配
器，其逻辑符号如图6.46所示。74LS138分别作为译码器和8路数据分配器同一元件，由于用处不同，其图形符号也不同。74L
S138作为分配器时，有3个数据输入端可供选用，使用时灵活性较好，但注意与门多余输入端的处理。选择器与分配器数据传
输由同一地址控制，利用数据选择器与数据分配器间可以单线传输多路数据。数据选择器与数据分配器间单线传输多路数据
（2）TTL与非门的电压传输特性。门电路的基本特性是输入/输出特性，用电压传输特性来表示。TTL门电路各系列的速度与功
耗参数对比54/7454S/74S54LS/74LS54AS/74AS54ALS/74ALStpd/门（ns）10
39.51.54P/门（mW）10192191型号性能
速度与功耗都是门电路的重要参数。如图（a）所示为74系列与非门（和非门）的电压传输特性曲线图。其中AB段为截止区
，当输入电压较低时，门电路截止，输出高电平（UOH≈3.5V）。随着输入电压上升，进入BC段，BC段为线性区。输入电压再上升，进入
了CD段，输出电压迅速下降，CD段为转折区。输入电压进一步上升到DE段，该段为饱和区，门电路饱和导通，输出低电平（UOL≈0.3V
）。通常将CD区域中Ui（输入电压）＝UO（输出电压）这一点称为“门限值”或“阈值电压（ThresholdVol
tage，记为UTH或Uth）”。这里，Uth≈1.4V。在分析逻辑电路时，常用Uth作为门电路导通与截止的分水岭。
（3）输出延迟。由于电荷积累以及分布电容的存在，与非门在信号传输过程中，会产生一定的时间延迟，如下图所示。导通延
迟时间与截止延迟时间的平均值为平均延迟时间tpd。tpd＝(tPHL＋tPLH)/2平均延迟时间是决
定门电路开关速度的重要参数。平均延迟时间的存在，限制了门电路的最高工作频率。其他功能的TTL门电路与或非门的逻辑功能为：Y＝
图中，两个与门是邻接的。当邻接元件的总的限定符号相同时，只需在第一个方框内显示出总的限定符号。如果邻接元件框内输入
、输出限定符号都相同，只需在第一个方框内标示。图中与信息流方向垂直的公共线上的短横线，称为内部连接符号，表示组合在一起的右边元件输
入端的内部逻辑状态与左边元件输出端的内部逻辑状态相同，这个符号有时可以省略。元件的邻接，在数字电路逻辑符号中是常见的
。以74LS04六非门电路为例进行介绍，如下图所示为74LS04的引线图和图形符号。(a)引线图(b)图形符号
三态门三态门不是以逻辑运算功能的分类，只是电路的输出结构不同。与前面介绍的门电路不同，三态门的输出除
了“1”状态、“0”状态（高电平、低电平），还有一个状态：高阻态。现以三态非门为例，作介绍。三态门的逻辑符号如下图所示。
内部限定符号“EN”为使能控制。EN＝1表示允许动作；EN＝0禁止动作。当EN＝1时，相当于非门。而当EN＝0时，输出为高阻
态，相当于输出端开路。集电极开路门（OC门）以集电极开路与非门（L型）为例，输出管的集电极
内部开路。实际上这种电路只有带上拉负载才能工作，注意负载的电源一般不一定是5V，可以高于5V，多数可工作在12～15V，个别的型号
可以工作在更高电压。这样就可以带一些特殊的负载，如，小型的继电器（工作电压一般是12V或24V）。它的逻辑功能不变
。当AB＝1时，输出管V3饱和输出低电平（0.3V），Y＝0；而当AB＝0时，输出管V3截止，实际上门电路已和外围电路“脱离”。
特别说明：OC门不是功能的分类，只是电路的输出结构不同，在输出的接法上和前面介绍的门电路是有区别的。除了实现电平转
换以外，输出还可以并联。如图所示是OC与非门的符号及输出并联的接法，这种接接法称之为“线与”。所谓“线与”就是将几个OC门的输出端
直接连接，完成各OC门输出相与的逻辑功能。从图（a）看出，任何一个OC门的输出管饱和导通都会使输出Y被钳制在低电平“0”；只有所有
OC门的输出管均截止，输出Y才为高电平“1”，即Y＝Y1·Y2。集电极开路与非门OC与非门的符号及线与接法Y＝Y1·Y2＝
·＝OC门的输出端可以直接接负载，如继电器、LED元件。外接电源UCC2可以根据需要选择，而一般的TTL
门电路不允许直接驱动高于5V的负载，以免导致门电路的损坏。OC门作为驱动电路4、CMOS集成门电路
CMOS（N沟道MOS与P沟道MOS构成互补，Complementary）集成门电路，其一般特点是非常低的静态功耗和很高的输入
阻抗。主要产品系列有4000B（包括4500B）、40H、74HC系列。NS公司有74C系列，性能与4000B系列相同而引脚可与
TTL类相容。CMOS集成电路主要系列简介CMOS集成电路有以下主要系列：（1）40
00B系列。4000B系列是CMOS的国际上流行的通用标准系列，与LS-TTL系列并列为20世纪80年代数字IC系列产品的代表。一
般来说其速度较低、功耗小，并且价格低、品种多。（2）74HC系列（简称为HS或H-CMOS等）。74HC系列是具有C
MOS低功耗性和LS-TTL高速性的产品。引脚与TTL类相容，有少数属4000B系列中的高速版品种与相应4000B品种的引脚相容（
其型号是74HC后4位序号同4×××B的数字）。CMOS门电路的电压传输特性CMOS是由NMOS和PM
OS构成的互补型电路，工作原理以非门为例。（a）电路(b)NMOS导通，PMOS截止(c)NMOS截止，PMOS
导通CMOS非门的工作原理要求UDD＞UTN＋UTP（UTN、UTP分别为NMOS管和PMOS管的开启电压）。当A＝0
时，NMOS截止，PMOS导通，输出为Y＝1（UY≈UDD）。当A＝1时，NMOS导通，PMOS截止，输出为Y＝0（UY≈0）。
以74HC系列CMOS非门为例，其输入-输出特性如图所示。从图所示的输入/输出特性分析，可见过渡非常窄小，特性接
近理想开关。应当注意，与TTL门电路不同，阈值电压UTC（UTH）随电源UDD变化，UTC≈1/2UDD。74HC04六非门，引
线脚与74LS04（7404）相容。输入/输出特性74HC04逻辑符号CMOS电路的主要特点（1）具有非
常低的静态功耗。在电源电压为5V时，中规模集成电路的静态功耗小于100mW。单个门电路的功耗典型值仅为20mW，动态功耗（在1MH
z工作频率时）也仅为几毫瓦。（2）具有非常高的输入阻抗。正常工作的CMOS集成电路，其输入保护二极管处于反偏状态，直流
输入阻抗大于100MΩ。（3）宽的电源电压范围。CMOS集成电路标准4000B/4500B系列产品的电源电压为3～18
V。（4）扇出能力强。在低频工作时，一个输出端可驱动50个以上CMOS器件输入端。（5）抗干扰能力强。CM
OS集成电路的电压噪声容限可达电源电压值的45%，且高电平和低电平的噪声容限值基本相等。（6）逻辑摆幅大。CMOS电路
在空载时，输出高电平UOH≥（UDD－0.05V），输出低电平UOL≤0.05V。CMOS集成电路的电压利用系数在各类集成电路中指
标是较高的。（7）接口方便。因为CMOS集成电路的输入阻抗高和输出摆幅大，所以易于被其他电路所驱动，也容易驱动其他类型
的电路或器件。4、集成门电路的使用工作电源电压范围TTL类型逻辑器件，标准工作电压是＋5V。CMO
S逻辑器件的工作电源电压大都有较宽的允许范围，如CMOS中的4000B系列可以工作在3～18V范围内。各类常用逻
辑器件的工作电压范围如表所示。在同一系统中相互连接工作的器件必须使用同一电源电压，否则就可能不满足“0”、“1”（或“L”，“H”
）电平的定义范围而不能保证正常工作。各种常用逻辑器件的工作电压范围系列工作电压范围备注74ALS、AS
40H74HC74LS、S、F74ALS、AS5V±10%2～8V2～6V5V±5%5V±10
%按2～10V考核2．接口电路由于TTL电路与CMOS电路在输入、输出电平，负载能力等
方面参数不同，在相互连接时，主要考虑逻辑信号电平的配合（前级电路输出的电平要满足后级电路对输入电平的要求）；其次要考虑负载电流的配
合（前级电路的输出电流应大于后级电路对输入电流的要求，同时不应造成器件的损坏）。1）TTL电路驱动CMOS电路。
TTL驱动CMOS2）CMOS电路驱动TTL电路。（1）将CMOS门电路输入/输出分别并联，以扩大驱动电流。（2）在C
MOS电路的输出端增加一级CMOS驱动器，如CD4010。CMOS门电路并联用CD4010作接口电路TTL集
成电路使用应注意的问题（1）正确选择电源电压。TTL集成电路的电源电压允许变化范围比较窄，一般在4.5～5.5V之间。
在使用时更不能将电源与地颠倒接错，否则将会因为电流过大而造成器件损坏。（2）对输入端的处理。TTL集成电路的各个输入端
不能直接与高于＋5.5V和低于－0.5V的低内阻电源连接。多余的输入端最好不要悬空。虽然悬空相当于高电平，并不影响“与门、与非门”
的逻辑关系，但悬空容易接受干扰，有时会造成电路的误动作。多余输入端要根据实际需要作适当处理。例如“与门、与非门”的多余输入端可直接
接到电源电压上；也可将不同的输入端共用一个电阻连接到电源电压上，或将多余的输入端并联使用。对于“或门、或非门”的多余输入端应直接接
地。对于触发器等中规模集成电路来说，不使用的输入端尽量不要悬空，可根据逻辑功能接入适当电平。（3）对于输出端的处理。除
“集电极开路门”外，TTL集成电路的输出端不允许并联使用。如果将几个“集电极开路门”电路的输出端并联，实现线与功能时，应在输出端与
电源之间接入一个计算好的上拉电阻。使用CMOS集成电路应注意的问题1）正确选择电源。由于CMOS集成电路
的工作电源电压范围比较宽（CD4000B/4500B：3～18V），选择电源电压时首先考虑要避免超过极限电源电压。其次要注意电源电
压的高低将影响电路的工作频率。降低电源电压会引起电路工作频率下降或增加传输延迟时间。例如CMOS触发器，当UDD由＋15V下降到＋
3V时，其最高频率将从10MHz下降到几十千赫兹。2）防止CMOS电路出现可控硅效应的措施。当CMOS电路输入端施
加的电压过高（大于电源电压）或过低（小于0V），或者电源电压突然变化时，电源电流可能会迅速增大，烧坏器件，这种现象称为可控硅效应。
预防可控硅效应的措施主要有：（1）输入端信号幅度不能大于UDD和小于0V。（2）要消除电源上
的干扰。（3）在条件允许的情况下，尽可能降低电源电压。如果电路工作频率比较低，用＋5V电源供电最好。（4）对
使用的电源加限流措施，使电源电流被限制在30mA以内。3）对输入端的处理。在使用CMOS电路器件时，对输入端一
般要求如下：（1）应保证输入信号幅值不超过CMOS电路的电源电压。（2）输入信号的上升和下降时间应
小于数毫秒，否则电路工作不稳定。（3）不用的输入端不能悬空，应根据实际要求接入适当的电压（UDD或0V）。由于CMO
S集成电路输入阻抗极高，一旦输入端悬空，极易受外界噪声影响，从而破坏电路的正常逻辑关系，也可能感应静电，造成栅极被击穿。
4）对输出端的处理。（1）MOS电路的输出端不能直接连到一起，否则导通的P沟道MOS场效应管和导通的N沟
道MOS场效应管形成低阻通路，造成电源短路。（2）在CMOS逻辑系统设计中，应尽量减少电容负载。（3
）CMOS电路在特定条件下可以并联使用。当同一芯片上有两个以上同样器件并联使用（例如各种门电路）时，可增大输出灌电流和拉电流负载
能力，同样也提高电路的速度。但器件的输出端并联，输入端也必须并联。（4）CMOS电路驱动其他负载，一般要外加一级驱
动器接口电路。二、组合逻辑电路的基础知识根据逻辑电路有无记忆功能，可将电路分成两大类：一类是组合逻辑电路，另一类
是时序逻辑电路。组合逻辑电路简称组合电路，其主要特点是：组合逻辑电路任一时刻的输出状态，只取决于该时刻的输入信号状
态的组合，而与输入信号作用前电路的原来状态无关。组合逻辑电路在电路结构上，全部由门电路组成，电路中无记忆单元，而且由输出到各级门电
路的输入无任何反馈。1、组合逻辑电路的分析与设计的基本方法组合逻辑电路的分析方法
组合逻辑电路的一般分析方法如下。（1）根据给定的组合逻辑电路的逻辑图，从输入到输出逐级写出逻辑函数表达式。
（2）对逻辑函数表达式进行化简和变换整理。（3）为了使电路的逻辑功能更加清晰，有时还需要列出真值表。
（4）根据化简后的表达式或真值表，分析逻辑功能。例试分析如图电路的逻辑功能。图6.16解（1）根据逻辑图
写出逻辑表达式。Y3＝＝AY4＝＝BY＝＝（2）对表达式进行化简与变换。Y＝＝＋AB（3
）列出真值表ABY001010100111（4）分析逻辑功能。由化简后的表达式和真值表可知，电路
为异或非门。组合逻辑电路的设计方法组合逻辑电路的设计方法一般有以下步骤。（1）分
析逻辑功能要求。分析设计要求，根据设计要求中提出的逻辑功能，确定输入变量和输出变量。（2）列出真值表。根据输入变量与
输出变量之间的对应关系列出真值表。（3）写出逻辑函数式。根据真值表写出逻辑函数表达式。（4）对逻辑函数
表达式进行化简并变换整理成适当的形式。根据题目的要求、器件的资源等情况决定选用哪类器件。若用门电路设计时，最好使用同一类门。如全部
用与非门，就需要把逻辑函数式转换成与非—与非表达式。（5）根据化简和变换后的最简式画出逻辑图。应指出：
以上步骤并不是固定不变的程序，在实际设计中应根据具体情况灵活应用。例试设计一个由与非门组成的三变量多数表决电路，解：（1
）分析要求：输入变量为A、B、C，输出变量为Y。A、B、C同意用1表示；不同意用0表示。输出变量Y＝1表示通过；Y＝0表示不通过。
（2）列真值表：。ABCYABCY00001000001010110
100110101111111（3）根据真值表写出逻辑函数表达式。Y＝BC＋AC＋AB
＋ABC化简为最简式：Y＝AB＋AC＋BC变换为与非式：Y＝（4）化简和变换（5）用与非门实现，画出逻辑图2
、组合逻辑电路相关限定符号依照GB/T4728.12-2008与IEC60617标准，新的图形符号（新的逻辑
符号）无须查阅器件手册就能从图形符号中直接读得器件具有的逻辑功能和工作情况。图形符号组成框图逻辑电路图形符号
的组成框图如图所示。数据的输入与输出的信息流一般是从左到右、从上到下。图形符号组成的框图元件框的组合元
件框的组合主要有邻接和镶嵌两种方式。元件框的邻接组合，已在门电路内容中作了初步介绍。元件框的镶嵌组合画法的例子如图所示。元件框的
镶嵌组合画法框内与与信息流方向垂直的公共线上的小圆圈是具有逻辑非的内部连接符号，表示在其右边的逻辑状态与左边的
逻辑状态相反。公共控制单元与公共输出单元（1）公共控制单元。电路由多个元件框组合而成时，各元件框具有公共输入时，可采
用公共控制单元以简化图形。图（b）所示是利用公共控制框来简化图形的一个应用示例。注意，除非另有标注，一般和公共控制
框相邻的单元为阵列中序号最小的单元，并按顺序排列，如图（b）所示的Y1、Y2和Y3。公共控制单元及应用示例（2）
公共输出单元。与元件有关的公共输出，可用一个公共输出单元符号表示。如图（b）所示是利用公共输出单元来简化图形的应用示例。注意：和阵
列输出（即原码输出）对应的公共输出单元的每一个输入端，均具有与该输出（即每个阵列原码）相同的内部逻辑状态。公共输出单元及应用示例
组合元件的总限定符号常用的组合元件的总限定符号主要有如下11种。（1）X/Y：编码器、
代码转换器、信号电平转换器。X和Y可分别表示输入和输出信息的代码符号代替；也可以表示输入和输出信号电平代替。（2）DX
：多路数据分配器。（3）MUX：多路数据选择器。（4）MDX：双向多路选择器/多路分配器。（5
）：加法器。（6）：乘法器。（7）P-Q：减法器。P和Q为操作数。
（8）COMP：数值比较器。（9）ALU：运算器。（10）2k：偶数（校验）单元。只有输入呈现“1”状态
的数目为偶数时，元件内部才为“1”。（11）2k＋1：奇数（校验）单元。只有输入呈现“1”状态的数目为奇数时，元件内部才
为“1”。代码转换器和信号电平转换器中常用的符号1）代码转换器中常用的符号有如下10种。
(1)BIN：二进制码。(2)DEC：十进制码。(3)OCT：八进制码。
(4)HEX：十六进制码。(5)BCD：二—十进制码（BCD码）。(6)SEG
：7段显示码。(7)EX3：余3码。(8)GRAY：格雷码。(9)HP
RI：优先编码。(10)RTX：总线，例如4RTX为4总线。2）信号电平转换器中常用的符号有
如下4种。(1)MOS：MOS电平。(2)TTL：TTL电平。(3)H
TL：HTL电平。(4)ECL：ECL电平。关联标记描述输入影响输入、输入
影响输出、输出影响输入和输出影响输出关联的有11种类型。。GB/T4728.12—2008中的11种关联类型关联类型符号
“影响输入”处在其“1”状态时，对“受影响输入”或“受影响输出”所起的作用“影响输入”处在其“0”状态时，对“受影响输入”或
“受影响输出”所起的作用地址A允许动作（选出地址）禁止动作（未选地址）控制C允许动作禁止动作使能
EN允许动作禁止动作，或输出处于高阻抗，或其他输出被置于“0”状态与G允许动作置“0”状态方式M
允许动作（已选方式）禁止动作（未选方式）非N求补状态不起作用复位R“受影响输出”恢复到S＝“0
”、R＝“1”时的状态不起作用置位S“受影响输出”恢复到S＝“1”、R＝“0”时的状态不起作用或V置
“1”状态允许动作传输X已建立传输通路未建立传输通路互连Z置“1”状态置“0”状态
3、几种常用的复合逻辑运算与非逻辑与非逻辑是逻辑与和逻辑非的复合运算，是与运算的反函数。其逻辑功能是：只有输入全部为1
时，输出才为0，否则输出为1。以两变量与非运算为例，它的逻辑表达式为：运算顺序为先与后非。或非逻辑
与非逻辑是逻辑或和逻辑非的复合运算，是或运算的反函数，它的逻辑表达式为：运算顺序是先或后非。异或逻辑
异或逻辑的逻辑功能是：当两输入的逻辑值相异时，输出才为1，否则输出为0。它的逻辑表达式为:可简写成异或非逻辑
异或非逻辑也称同或逻辑，它与异或逻辑互为反函数。异或非逻辑的逻辑功能是：当两输入的逻辑值相同时，输出才为1，否则输出为0。它
的逻辑表达式为:或可简写成Y=A⊙BABY001011101
110ABY001010100110ABY00001110111
0ABY001010100111与非逻辑真值表或非逻辑真值表异或逻辑真值表异或非逻辑
真值表(a)与非门(b)或非门(c)异或门(d)异或非门与非门、或非门、异或门、异或非门电路的逻辑符号四、逻辑
代数与逻辑函数化简1、逻辑代数的基本定律和规则逻辑代数基本定律定律定律的公式1.0-1律
A.0=0A+1=12.自等律A.1=AA+0=A3.互补律4.重叠律A.A=AA
+A=A5.交换律A.B=B.AA+B=B+A6.结合律A(B.C)=(A.B)CA+(B+C
)=(A+B)+C7.分配律A(B+C)=AB+ACA+BC=(A+B).(A+C)8.反演律9.还原律
逻辑代数基本定律逻辑代数的三项基本规则(1)代入规则在任何一个逻辑函数等式中，如果将等式两边所有出现同一变量
，都代之以另一逻辑函数，则等式依然成立。这个规则称之为代入规则。例如反演律公式等式两边的B同时以逻辑函数BC代入：则得到反演
律的推广：同样方法可得到：（2)反演规则求一个逻辑函数Y的反函数，只要将逻辑函数Y中所有的“?”换成“
+”；“+”换成“?”；“0”换成“1”；“1”换成“0”；原变量换成反变量；反变量换成原变量，就得到的逻辑函数式就是原函数Y的反
函数。这就是反演规则。利用反演规则可以比较容易地写出一个逻辑函数的反函数。例如Y=A+B+C，求反函数。
(3)对偶规则将任一个逻辑函数表达式Y中的“+”换成“.”；“.”换成“+”；“1”换成“0”，“
0”换成“1”；变量保持不变，则所得到一个新的逻辑函数Y′，称为Y的对偶式。这就是对偶规则。实际上，对偶是是相互的
。Y的对偶式是Y′，那么Y′的对偶式就是Y，Y和Y′是互为对偶式的。例如Y=A+BC，Y的对偶式为Y
′=A（B+C）（Y′）′=A+BC从上式可验证，两次对偶可还原。（Y′）′=
Y如果两个逻辑函数相等，则它们各自的对偶函数也相等。这是对偶规则的一重要特性。从基本定律，可以看出许多
定律的公式是成对出现的。每一定律的左边公式和右边公式都是一对互为对偶的对偶式。由此可知，如果两个逻辑式相等，那么它们的对偶式也一定
相等。那么，在逻辑代数基本定律中，只要记住一条定律公式，就能利用对偶规则，对偶出相应的另一条公式。常用公式
利用逻辑代数基本定律和三个规则基本，可以得到更多的公式，下面介绍一些常用公式。公式（4）说
明，在一个与或表达式中，如果两个与项中，一项包含了某一原变量，另一与项中包含它的反变量，而这两与项的其余因子都是第三个与项的乘积因
子，则第三个与项是多余的，称为冗余项。2、逻辑函数及其表示方法逻辑函数对于逻辑表达式如：F=AB+C
A、B、C为输入变量，F为输出变量。那么，F是逻辑变量A、B、C的逻辑函数。F=f(A,B,C)逻辑函数的
表示方法任意一个逻辑函数，都可用逻辑表达式、真值表、逻辑图、卡诺图、波形图等方法进行描述。(1)逻辑表达式
逻辑表达式就是用“与”、“或”、“非”等逻辑运算符号的组合来表示逻辑函数的方法。它是自变量和因变量之间逻辑关系的表达式。特
点是：简洁、便于化简和转换，便于用逻辑图。在逻辑表达式中，运算顺序为先运算括号内的式子，再进行与运算，最后
进行或运算。对一组变量进行非运算时，不用括号，如，表示先或后非。(2)逻辑真值表
逻辑真值表：将输入变量所有的取值和对应的函数值，列成表格。特点是：直观、具有唯一性。是将实际的问题抽象为逻辑问题的首选描述方法。
(3)逻辑图逻辑图：将输入与输出之间的逻辑关系用逻辑图形符号来描述。特点是：接近实际电路，是组装、维修的必要资料。
(4)卡诺图卡诺图是专门用来化简逻辑函数的，将在本章节专门介绍。表示方法之间的相互转换表达式、真值表、逻辑图、卡诺
图都是用来描述逻辑函数的，它们之间可以相互转换。（1）由真值表转换成表达式在给出的逻辑函数真值表中，取出函数值等于1
所对应的变量取值组合，组合中变量为1的写成原变量，为0的写成反变量，组成与项。将这些与项相加，就得到相应的逻辑函数表达式。
ABCY0000001
0010001111
00010111101
1111例将真值表转换成表达式。解:由真值表可以看出，当A、B、C取值
为以下四种情况时，Y=1上式中每个与项都包含了函数的所有变量(不是原变量形式，就是反变量形式)，这样的与项又叫做最
小项，把这种由最小项组成的与或表达式叫做最小项表达式。表达式也是唯一的，所以又叫标准与或表达式。为了书写方便，用m表示最小项，其
下标为最小项的编号。编号的方法是：最小项中的原变量取1，反变量取0，则最小项取值为一组二进制数，其对应的十进制数值为该最小项的编号
。Y的逻辑表达式就可以写成：Y=m3+m5+m6+m7=∑m(3，5，6，7)
（2）由表达式填写真值表由已知逻辑函数表达式求真值表比较简单，只要将输入变量取值的所有组合分别代入表达式，求出对应
的函数值，填写真值表。需要指出，有n个变量，应有2n个变量取值组合，列真值表时，按二进制数的顺序排列。从
例中得到的逻辑函数表达式逻辑函数表达式的化简(1)并项法利用公式定理
进行并项。例化简逻辑函数解：
(2)吸收法利用公式A+AB=A消去多余的项。例化简逻辑函数解：(3)
消去因子法利用公式消去多余的因子。例化简逻辑函数
解：(4)消项法利用公式
消去冗余项BC例化简逻辑函数解：(5)配项法利用等进行配项，以
消去更多的项。例试证明公式证：采用配项法(6)综合法化简复杂些的逻辑函数时，要往往要用到多种方法的综合应用。例
化简逻辑函数解：3、逻辑函数卡诺图化简逻辑函数的卡诺图表示法(1)最小项的相邻性
如果两个最小项只有一个变量取值不同，就可以说这两个最小项在逻辑上相邻。例如：
就是两个逻辑相邻的最小项。这两个最小项可以合并成一项，消去变量取值不同的变量(因子)。见下式：(2)卡
诺图卡诺图是将最小项按一定规律排列而成的方格阵列。为了使相邻的最小项具有逻辑相邻性（即相邻方格变量状态只有一个不同
），行和列的变量取值应以00、01、11、10循环码的顺序排列。n个变量，由2n个小方格组成,给
出了3～4个变量的卡诺图。3～4个变量的卡诺图除了几何位置(上下左右)相邻的最小项逻辑相邻以外，一行或一列的两端也有相邻性。
为了画图方便,卡诺图的左侧和上侧的数字，表示对应最小项变量的取值。如图所示。变量的取值与最小项编号
(3)用卡诺图表示逻辑函数首先把逻辑函数转换成最小项之和的形式，然后在卡诺图上与这些最小项对应的方格中填1
，而其余的方格中填0(也可以不填)，就得到了表示这个逻辑函数的卡诺图。例画出
的卡诺顿图解:Y=m3+m5+m6+m7=∑m(3,5,6,7)卡诺图
见图5.82.用卡诺顿图化简逻辑函数(1)合并最小项的规律
根据卡诺图相邻性的特点,可依据公式:
将两个相邻的最小项合并,并消去一个变量。合并规律：2个相邻的最小项合并
，可消去1个变量；4个相邻的最小项合并，可消去2个变量；8个相邻的最小项合并，可消去3个变量；
这里的“4个相邻”和“8个相邻”，形状必须是一个矩形。最小项的合并(2)用卡诺图简逻辑函数
具体步骤：①画出逻辑函数的卡诺图；②将相邻的2的整数次方个为1的方格圈成若干个矩形圈，直到所有
的1方格被圈完为止。③将每个圈合并后的与项相加得到最简的与或表达式。进行上述步骤时应注意：①
圈的个数尽量少，得到的与项个数最少；②圈尽量大，以消去更多的变量因子；③为1的方格可以重复被圈，但
每个圈中至少要有一个1方格只被圈过一次，以免出现冗余项。由于圈法的不同，化简后得到的最简式不一定是唯一的。例化简
逻辑函数F（A，B，C）=∑m(1,3,6,7)解：画出逻辑函数的卡诺图，将所有的1方格圈起来,试画出两种圈法。由图
(a)得到由图(b)得到显然,由(b)得到不是最简式,存在冗余项BC，需要进一步化简。原因是多画了一个圈,在这
多余的一个圈中所有的1方格都被圈过不止1次，产生了冗余项。圈的个数要最少，初学者应当特别注意。例化简F(A,B,C,D)=
∑m(2,3,6,7,8,10,12)解：画出逻辑函数的卡诺图，将所有的1方格圈起来。有两种圈法，如图
所示。(a)(b)由(a)得到由(b)得到从得到的结果分析,最简表达式有两个。表明逻辑函数的最简式
不一定是唯一的。具有无关项的逻辑函数的化简(1)逻辑函数中的无关项在实际的逻辑问题中,有时会碰
到变量某些取值组合是不允许出现的或客观上不会出现。如8421BCD编码中,1010——1111六种代码是不允许出现的。这种变量取
值组合所对应的最小项称为约束项。有时还会遇到另一种情况，就是在输入变量某些组合下，函数值是1还是0均可，并不影响功
能。把这些组合对应的最小项称为任意项。由于约束项对应的输入变量组合是不允入出现的，因此，既可以把任意项写入函数式中
，也可以不写进去，并不影响电路逻辑功能。由于约束项和任意项既可写入函数中，也可不写入，这并不影响函数功能，因此把约束
项和任意项称为无关项。(2)具有无关的逻辑函数的化简由于无关顶不能影响函数的功能，因此，我们在化
简具有无关项的逻辑函数时，既可以把无关项写入逻辑函数中，也可以不写入。所以在卡诺图中对应的位置上可以填入1，也可以填入0。因此，在
卡诺图中用“×”表示无关项。在化简逻辑函数时既可以认为它是1，也可以认为它是0。在画圈合并最小项时，根据化简需要，既可以把无关项圈
入，也可以不圈人。一、集成门电路1、门电路相关逻辑符号解读基本组合元件的功能限定符号&：
与单元（与门）总限定符号。表示所有输入为“1”状态时，输出才为“l”状态。≥l：或单元（或门）总限定符号。表示输入呈
现“1”状态的个数大于等于l时，输出才为“1”状态。＝1：异或门总限定符号。只有输入之一为“1”状态时，输出才为“1
”状态。＝：逻辑恒等单元。只有所有输入呈现出相同的状态时，输出才呈现“1”状态。1：缓冲单元（缓冲器）。
只有输入为“1”状态时，输出才为“1”状态，输出无专门放大。＝m：等于m单元。输入呈现“1”状态的数目等于m表示的数值时
，输出才为“1”状态。m取值为1时，即为异或门。第6章集成门电路与组合逻辑电路≥m：逻辑门槛单元。输
入呈现“l”状态的数目大于或等于m表示的数值时，输出才为“1”状态。m取值为1时，即为或门。：驱动器符号。例如
，&，即为具有驱动（放大）能力的与门。：双向门槛元件（施密特元件），具有磁滞特性（滞回特性）的单元。例如，&，
具有施密特触发器的与门。：逻辑非。可出现在输出端，表示反相之意。：逻辑非。可出现在输入端，表示
反相之意。：逻辑极性指示符。可出现在输入或输出端，表示信息流方向从左到右，两者都表示反相之意。
：逻辑极性指示符。可出现在输入或输出端，表示信息流方向从右到左，两者都表示反相之意。：开路输出（L型）。
：开路输出（H型）。：无源上拉输出。：无源下拉输出。：3态输出。表
示能呈现第3种没有逻辑意义的高阻抗条件的外部状态，如，使能控制输入EN为“0”时呈现的状态。EN：使能控制输入。EN＝1
表示允许动作；EN＝0表示禁止动作。2、TTL集成门电路TTL（Transistor-Transist
or-Logic）是双极型半导体集成电路中的一种，由于它的输入端和输出端的结构形式都采用晶体管，所以又称做晶体管-晶体管-逻辑集成
电路。1．TTL集成电路主要系列简介按照国际通用标准划分，依工作温度不同，TTL集成电路分为TTL54系列（－55
℃～l25℃）和TTL74系列（0～70℃）。每一系列按工作速度、功耗的不同，又分为标准系列、H系列、S系列、LS系列和ALS系列
等。2．TTL与非门（1）TTL与非门。以74LS00（7400）为例与非门的逻辑符号总的限
定符号“&”表示为与单元，输出限定符号表示逻辑非，该电路为与非门。74LS00引线图π型滤波电路
如图（a）所示为LCπ型滤波电路。整流输出电压先经电容C1，滤除交流成分后，再经电感L滤波，电容C2上的交流成分极少，输
出电路几乎是平直的直流电压。但由于铁心电感体积大、笨重、成本高、使用不便，因此，在负载电流不太大而要求输出脉动很小的场合，可将铁心
电感换成电阻，即RCπ型滤波电路，如图（b）所示。电阻R对交流和直流成分均产生压降，故会使输出电压下降，但只要RL>>1/ωC
，电容C1滤波后的输出电压绝大多数降在电阻RL上。RL愈大，C2愈大，滤波效果愈好。P型滤波电路若将L用小电阻代替，则为R
Cπ型滤波电路四、稳压电路1、稳压二极管稳压电路电路组成及工作原理稳压管稳压的并联型稳压电路
如图所示，经整流滤波后得到的直流电压作为稳压电路的输入电压，限流电阻R和稳压管VD组成稳压电路，输出电压Uo＝UZ。稳压管稳压的
并联型稳压电路在这种电路中，不论是电网电压波动还是负载电阻的变化，稳压管稳压电路都能起到稳压作用。基本恒定，U
o＝UZ。稳压原理：（1）设负载电阻不变，电网电压升高使Ui升高，导致UO升高，而Uo＝UZ。根据稳压管的特性
，当UZ升高一点时，IZ将会显著增加，这样必然使电阻R上的压降增大，吸收了Ui的增加部分，从而保持UO不变。反之亦然。
（2）设电网电压不变，当负载电阻RL阻值增大时，IL减小，限流电阻R上压降UR将会减小。由于UO＝UZ＝Ui－UR，所以导致UO
升高，即UZ升高，这样必然使显著增加。由于流过限流电阻R的电流为IR＝IZ＋IL，这样可以使流过R上的电流基本不变，导致压降UR基
本不变，则UO也就保持不变。反之亦然。在实际使用中，这两个过程是同时存在的，而两种调整也同样存在，无论电网电压波动
或负载变化，都能起到稳压作用。稳压电路参数确定限流电阻的计算。稳压电路要输出稳定电压，必须保证稳压管正常工作，
根据电网电压和负载电阻RL的变化范围，正确地选择限流电阻R的大小。从两个极限情况考虑，则有并联型稳压电路可以使输
出电压稳定，但稳压值不能随意调节，而且输出电流很小，一般只有20～40mA。为了加大输出电流，使输出电压可调节，常用串联型晶体管稳
压电路。串联型晶体管稳压电路串联型稳压电路图（a）为分立元件组成的串联型稳压电路。当电网电压波动或负载变化
时，可能使输出电压Uo上升或下降。为了使输出电压Uo不变，可以利用负反馈原理使其稳定。假设因某种原因使输出电压Uo上升，其稳压过程
为串联型稳压电路的输出电压可由RP进行调节。式中，R＝R1＋RP＋R2，RP′是RP的下半部分阻值。图（b）为分
集成运算放大器组成的串联型稳压电路。假设由于某种原因使输出电压Uo下降，其稳压过程为：串联型稳压电路包括4大部分。串联型
稳压电路组成框图2、集成稳压器集成稳压器将取样、基准、比较放大、调整及保护环节集成于一个芯片，按引出端不同可分为三
端固定式、三端可调式和多端可调式等。三端稳压器有输入端、输出端和公共端（接地）3个接线端点，由于它所需外接元件较少，便于安装调试，
工作可靠，因此在实际使用中得到广泛应用。三端稳压器外形图三端集成稳压器的应用三端集成稳压器可应用于输出固定电压电路和输出正、
负稳压电路。输出固定电压的稳压电路（1）输出固定电压的应用电路。输出固定电压的稳压电路如图所示，其中图（a）为输
出固定正电压，图（b）为输出固定负电压，图中Ci用以抵消输入端因接线较长而产生的电感效应。为防止自激振荡，其取值范围在0.1～1μ
F之间（若接线不长时可不用），用以改善负载的瞬态响应，一般取1μF左右，其作用是减小高频噪声。（2）输出正、负电压稳压
电路。当需要正、负两组电源输出时，可采用W7800系列和W7900系列各一块，按图方法接线，即可得到正负对称输出的两组电源。正负
对称输出稳压电路CW317是三端可调式正电压输出稳压器，而CW337是三端可调式负电压输出稳压器。三端可调集成稳
压器输出电压为1.25～37V，输出电流可达1.5A。CW317的基本应用电路如图所示，它只需外接两个电阻(和)来确定输出电压。
三端可调输出稳压器可调输出稳压电源W317为了使电路正常工作，它的输出电流不应小于5mA，调节端①的电流约为
50μA，输出电压的表达式为在此式中RP阻值很小,可忽略，由此可得电路中C1为预防自激振荡产生,C2用来改善输出电压波形。
一、数字信号1、数字信号与数字电路模拟信号在时间上和数值上都是连续的，处理时，考虑的是放大倍数、频率特性、
非线性失真等，着重分析波形的形状、幅度和频率如何变化。数字信号是指时间上和数值上都是离散的信号，表现的形式是一系列由
高、低电平组成的脉冲波。模拟信号与数字信号数字电路在数字电路中，它的输出、输入电压一般只有两种取值状态：高电平和
低电平，分别以逻辑值1和逻辑值0表示。数字电路输入与输出的0、1符号序列间的逻辑关系，就是数字电路的逻辑功能，是实现各种逻辑关系的
电路。数字电路分析的重点不是输入、输出波形间的数值关系，而是输入、输出序列间的逻辑关系。数字电路也可称为逻辑电路。
第5章数字电路基础2、数字信号的脉冲波形理想的矩形脉冲波形非理想的矩形脉冲波形非理想的矩形脉冲波形的主要参数有
以下几种：（1）脉冲幅度Um脉冲电压的最大变化幅度。（2）脉冲宽度tw脉冲波形前后沿0.5Um处的时间间隔
。（3）上升时间tr脉冲前沿从0.1Um上升到0.9Um所需要的时间。（4）下降时间tf脉冲后沿从0.
9Um下降到0.1Um所需要的时间。（5）脉冲周期T频率f＝1/T（6）占空比D脉冲宽度tw与
脉冲周期T之比值。1、数制十进制十进制是人们熟悉的计数体制。十进制的特征是：(1)用0、1、2、3、4
、5、6、7、8、9十个数码表示。(2)逢十进一。例如，692这个三位十进制数，可以用数学式表示：692=
6×102+9×101+2×100对于任意一个n位十进制数的正整数，都可用下式表示：式中，ai为第i位
的系数,为0～9十个数码中的一个；10i为第i位的权；[N]10中的下标表示表示N是十进制数。[N]10=an-1×10n
-1+an-2×10n–2+…+a1×101+a0×100[N]10=二、数制与码制二进制
二进制的特征是：(1)用0、1这二个数码表示(2)“逢二进一”。二进制的计数基数为2
，各位数的权是2的幂。例如，101这个三位二进制数，可以用数学式表示：(101)2=1×22+0×
21+1×20=4+0+1=5相当于十进制数的5对于任意一个n位二进制数的正整数，都可用下
式表示：[N]2=an-1×2n-1+an–2×2n–2+…+a1×21+a0×20[N
]2=式中，ai为第i位的系数,为0和1二个数码中的一个；2i为第i位的权；[N]2中的下标表示表示
N是二进制数。任意进制数的表示虽然二进制数运算规则简单，便于电路实现，是数字系统中广泛采用的一种数制。但
用二进制表示一个数时，所用的位数比用十进制数表示的位数多。因此，常采用八进制或十六进制。八进制数的基数是8，用0，1
，2，3，4，5，6，7这八个数码表示。计数规则是从低位向高位“逢八进一”，相邻两位高位的权值是低位权值的8倍。由于八进制的数码和
十进制前8个数码相同，所以为了便于区分，通常在数字的右下角标注8。(307)8=3×82+0×81
+7×80(307)8=3×64+0×8+7×1=192+0+7=(1
99)10(1)八进制(2)十六进制十六进制数的基数为16，采用的数码是0，1，2，3，4，
5，6，7，8，9，A，B，C，D，E，F。其中，A，B，C，D，E，F分别相当于十进制数字10，11，12，13，14，15。
十六进制的计数规则是从低位向高位“逢十六进一”，相邻两位高位的权值是低位权值的16倍。通常在数字的右下角标注16或H。例如，数(5
F)16就是一个十六进制数。可以用数学式表示：(5F)16=5×161+15×160=(95
)10与二进制数一样，任意一个八进制数和十六进制数均可用按权展开式的形式表示。对于一个任意的正整数N，都能表示成以R
为基数的R进制数，表示方法如下式：[N]R=an-1×Rn-1+an–2×Rn–2+…
+a1×R1+a0×R0[N]R=式中ai，表示各个数字符号为0～R-1数码中任意一个；R为进位
制的基数(第i位的权),计数规则是从低位向高位“逢R进一”;[N]R中的下标表示N是R进制数。十进制数(R=10
)二进制数(R=2)八进制数(R=8)十六进制数(R=16)
012345678910
1l12131415000000010010
001101000101011001111000100110
1010111100110111101111012
345671011121314
1516170123456
789ABCDEF几种常见的数制对照表
2、数制转换方法1:将十进制数展开成ai×2i的形式，即可得到二进制数：an-1an–2…
a1a0例:(59)10=32+16+8+0+2+1
=1×25+1×24+1×23+0×22+1×21+1×20
=(111011)2二进制、八进制、十六进制数转换为十进制数只需要将二进制、
八进制、十六进制数按各位权展开，然后把各项数值按十进制相加，就得到对应的十进制数，如前面所述。十进制数转换为二进
制数方法2:一般采用除二取余法。方法是将十进制正整数逐次用2去除，并依次记下余数，一直除到商为0为止
，然后将全部余数从后向前排列，即为转换后的二进制数。例:将十进制数23转换成二进制数。解：得到：(23)10
=(10111)2二进制数与八进制、十六进制数间的转换因为8和16都是2的整次幂，所以二进制正整数与八进制和十六
进制正整数间的相互转换是比较容易而有规律。(1)二进制数与八进制数之间相互转换因为三位二进制数正好表示0～7
八个数字，所以一个二进制正整数要转换成八进制数时，可以从最低位开始，每三位分成一组，一组一组地转换成对应的八进制数字。若最后不足三
位时，应在前面加0，补足三位再转换。例如，二进制数10110100011，转换为八进制数时：(10110100
011)2=(010，110，100，011)2=(2643)8相反，如果由八进制正整数转换成二进制数时，只要将
每位八进制数字写成对应的三位二进制数即可。例如，八进制数(365)8转换为二进制数。(563)8=(101,110
,011)2=(101110011)2(2)二进制数与十六进制数之间相互转换因为四位二进制数正好可以表
示0～F十六个数字，所以转换时可以从最低位开始，每四位二进制数字分为一组，对应进行转换即可。例如，二进制数1111010
0101转换成十六进制数。(11110100101)2=(0111，1010，0101)2
=(7A5)16反之，十六进制数6ED转换成二进制数时，只要
把每位十六进制数字写成对应的四位二进制数即可(6ED)16=(0110，1110，1101)2
=(11011101101)23、二—十进制码（BCD码）二进制数在数字系统中得
到广泛采用。但人们习惯十进制，在为了便于操作人员使用，常用十进制数输入和输出。这就需要将二进制数与十进制数进行转换。除了前述二进制
数与十进制数转换方法外，可用四位二进制数码对一位十进制数进行编码。此方法称为二进制编码的十进制数，简称二——十进制代码，或BO
D码(BinaryCodedDecimal)。四位二进制码有十六种组合，而每位十进制数只需用十种组合，另
六种组合未用。因此用四位二进制码来表示十进制数时，可以编制出多种BCD码。编码种类十进制数84212421(A)2421
(B)5421余三码格雷码012345
67890000000100100011010
0010101100111100010010000000100100011
010001010110011111101111000000010010
00110100101111001101111011110000000100
10001101001000100110101011110000110100
0101011001111000l001l010101111000000
000100110010011001110101010011001000
权8,4.2,12,4,2,12,4,2,15,4,2,1无无
有权码有权码指这种编码中各位分别代表固定不变的权。（1）8421码8421码是最常用的一种自然加权
BCD码。其各位的权分别是8、4、2、1，故称8421码。8421码选用了4位二进制数的前十个数0000～1001，而1010～1
111禁用。(259)10=(001001011001)8421BCD8421码转换成十进制数
，也是采用分组的方法，只需从最低位开始,按4位分一组，然后写出每4位8421码对应的十进制数。例如(00110110
0101)8421BCD=(365)10注意:BCD码是一种二进制编码，不是二进制数，不
能混淆。（2）2421和5421码它们从高位到低位各位的权分别是2、4、2、1和5、4、2、1。其中
2421码又分为(A)和(B)两种代码。无权码（1）余三码这种代码所组成的四位二进制数，正好比它代表的十进制数多
3，故称余三码。（2）格雷码格雷码的特点是：相邻两个代码之间仅有一位不同，其余各位均相同.三、逻辑代数中的基本运
算1、基本逻辑运算二值逻辑的基本逻辑关系只有3种。这3种基本运算就是：逻辑乘——与运算；逻辑加—
—或运算；逻辑非——非运算。与、或、非定义的控制电路图为3种指示灯的控制电路，可用来作为说明与、或、非定义的电路。
可以把开关闭合作为条件(导致事物结果的原因)，把灯亮作为结果。图(a)逻辑与控制；图(b)逻辑或控制；图(c
)逻辑非控制若以A、B表示开关状态，并以1表示开关闭合，以0表示开关断开；以Y表示指示灯状态，并以1表示灯亮，以0表
示灯不亮，则可以列出用0、1表示的与逻辑关系的图表。这种表格称为逻辑真值表(也称逻辑状态表)。ABY00001
0100111ABY000011101111AY0110与逻辑或逻辑
非逻辑逻辑与当决定事物结果的全部条件同时具备时，结果才会发生。这种因果关系称为逻辑与，或者叫逻辑乘。在逻
辑代数中，逻辑变量A、B间进行与逻辑运算时，可以写成：Y=A·B或Y=AB
上式也称为与逻辑的逻辑函数表达式。为了书写方便，可将A·B简写成AB。
从真值表可得到与运算的输入与输出关系为：“有0出0，全1为1”。逻辑或在决定事物结果的条件中
，只要有任何一个满足，结果就会发生。这种因果关系叫做逻辑或，也叫做逻辑相加。或逻辑运算可以写成：Y
=A+B上式也称为或逻辑的逻辑函数表达式
。从真值表可得到或运算的输入与输出关系为：“有1出1，全0为0”。逻辑非开关A打开，灯Y亮；开关A
闭合，灯Y灭，与正常开灯、关灯的控制相反。这种因果关系叫做逻辑非。对A变量进行非运算时可写成：在数
字电路中，把实现与、或、非3种逻辑运算的单元电路分别称作“与门”、“或门”和“非门”(也称反相器)。与门、或门、非门电路的逻辑符
号在反馈深度达到深度负反馈时，≈1，则有放大倍数的相对变化量显然，有反馈时放大倍数的相对变
化量为无反馈时的倍，放大倍数的稳定性提高了。3、反馈的基本类
型反馈有以下基本类型（1）电压反馈和电流反馈。根据反馈电路从放大电路输出端取样方式的不同，可分为电压反馈和电流反馈两种。
反馈信号取自输出电压的，称为电压反馈，如图（a）所示。反馈信号取自输出电流的，称为电流反馈，如图（b）所示。电压反馈和电流反馈示
意图（2）串联反馈和并联反馈。根据反馈信号与放大电路输入信号连接方式的不同，可分为串联反馈和并联反馈。反馈信号与放大电
路输入信号串联的反馈为串联反馈，其反馈信号以电压形式出现，如图（a）所示。反馈信号与放大电路输入信号并联的反馈为并联反馈，其反馈信
号以电流形式出现，如图2（b）所示。串联反馈和并联反馈（3）直流反馈和交流反馈。按反馈信号分，如果反馈回来的信号是直流
信号，就是直流反馈；如果反馈回来的信号是交流信号，则为交流反馈。直流负反馈多用于稳定静态工作点，交流负反馈用于改善放大电路的性能。
此外，如果反馈回来的信号既有交流分量又有直流分量，则同时存在交、直流反馈。（4）本级反馈和级间反馈。按反馈信号的位置
分，如果反馈信号反馈至本级的输入端的，称为本级反馈；如果反馈信号反馈至该级前面某级的输入端的，称为级间反馈。所以，
负反馈的基本类型有4种：电压串联负反馈、电压并联负反馈、电流串联负反馈、电流并联负反馈。反馈类型的判断（1）找出反馈元
件（或反馈电路），即确定在放大电路输出和输入回路间起联系作用的元件，如有这样的元件存在，电路中才有反馈存在，否则就不存在反馈。
（2）判断正反馈和负反馈。根据反馈信号与原输入信号相位关系，削弱原输入信号，使净输入信号减弱，则为负反馈，反之为正反馈。判别
正、负反馈可采用瞬时极性法。瞬时极性是指交流信号某一瞬间的极性，一般要在交流通路里进行。首先假定放大电路输入电压以对地的瞬时极性是
正或负，然后按照闭环放大电路中信号的传递方向，依次标出有关各点在同一瞬间对地的极性（用＋或－表示）。（3）判断电压反馈
还是电流反馈。如果反馈信号取自输出电压，就是电压反馈。（4）判断是串联反馈还是并联反馈。如果反馈信号和输入信号是串联关系则
为串联反馈，反馈信号与输入信号在输入回路上以电压形式比较。如果反馈信号和输入信号是并联关系则为并联反馈，反馈信号与输入信号在输入回
路上以电流形式比较。一、集成运算放大器1、集成运算放大器的组成框图它由输入级、中间级、输出级和偏置电路等4部分组成。集成
运算放大器内部组成原理框图（1）输入级。要求其输入电阻高。为了能减小零点漂移和抑制共模干扰信号，输入级都采用具有恒流源
的差动放大电路，也称为差动输入级。（2）中间级。要求中间级本身具有较高的电压增益。（3）输出级。主要作用是输出
足够的电流以满足负载的需要，同时还需要有较低的输出电阻和较高的输入电阻，以起到将放大级和负载隔离的作用。（4）偏置电路。
为各级提供合适的工作电流，一般由各种恒流源电路组成。第3章集成运算放大电路集成运算放大器的符号集成运算放大器的符号
限定符号读解：表示放大（驱动）能力，∞表示放大倍数为∞。“＋”表示同相输入端；“－”表示反相输入端。
若反相输入端接地，信号由同相输入端输入，则输出信号和输入信号的相位相同；若将同相输入端接地，信号从反相输入端输入，则输出信号和输入
信号相位相反。集成运放的引脚除输入、输出端外，还有正、负电源端，有的集成运算放大器有调零端，如μA741等。2、理想集成
运算放大器满足下列条件的运算放大器称为理想集成运算放大器。（1）开环差模电压放大倍数Aud→∞；
（2）差模输入电阻Rid→∞；（3）输出电阻RO→0；（4）共模抑制比→∞；（5
）输入偏置电流＝0；（6）失调电压、失调电流及温漂为0。3、集成运算放大器的电压传输特性电压传
输特性图中曲线上升部分的斜率为开环电压放大倍数Aud，以μA741为例，其开环电压放大倍数Aud可达105，最大输出电压受到电
源电压的限制，不超过±18V，此时，输入端的电压uid=uod/Aud，不超过±0.18mV。也就是说，当在
0～0.18mV之间时，uod与uid呈线性放大关系，称为线性工作区。若超过0.18mV，则集成运算放大器内部的
输出级晶体管进入饱和区工作，输出电压uod的值近似等于电源电压，与uid不再呈线性关系，故称为非线性工作区。集成运算放大器的电压
传输特性曲线运算放大器的线性应用当集成运算放大器工作在线性区时，输出电压在有限值之间变化，而集成运算放大器的Aud→∞
，则uid＝uod/Aud≈0，由uid＝u+－u－，得u+≈u－，此式说明，同相端和反相端电压几乎相等，称为
虚假短路，简称“虚短”。由集成运算放大器的输入电阻rid→∞，得i+≈i-≈0。此式说明，流入集成运算放大器同相端和反相端的电流
几乎为0，称为虚假断路，简称“虚断”。集成运算放大器的非线性应用当集成运算放大器工作在开环状态或外接正反馈时，
由于集成运算放大器的Aud很大，只要有微小的电压信号输入，集成运算放大器就一定工作在非线性区。其特点是：输出电压只有两种状态，不是
正饱和电压＋Uom，就是负饱和电压－Uom。（1）当同相端电压大于反相端电压，即u＋＞u－时，uo＝＋Uom。
（2）当反相端电压大于同相端电压，即u＋＜u－时，uo＝－Uom。二、基本运算电路1、反相输入式比例运算放大电路
虚地”的概念U+≈U－，Ii+≈Ii－≈0,即流过R2的电流为0。U+≈0，则U+≈U－≈0说明反相端虽
然没有直接接地，但其电位为地电位，相当于接地，是“虚假接地”，简称“虚地”。反相输入式放大电路电压放大倍数If＝
＝－Ii＝＝由于I－＝Ii′≈0，因此If＝Ii，即＝－Auf＝＝－Auf＝－为比例系数。
Rf＝R1时，Auf＝－1，即输出电压和输入电压的大小相等，相位相反，此电路称为反相器。同相输入端电
阻R2用于保持运算放大器的静态平衡，要求R2＝R1∥Rf，故R2称为平衡电阻。输入电阻、输出电阻由于反相输
入式放大电路采用的是并联负反馈，所以从输入端看进去的电阻很小，近似等于R1。由于该放大电路采用电压负反馈，所以其输出电阻很小，RO
≈0。2、同相输入式放大电路同相输入式放大电路Rf为反馈电阻，R2为平衡电阻(R2＝R1∥Rf)。虚短的概念
同相输入式放大电路，U＋和U－相等，相当于短路，称为“虚短”。电压放大倍数R1和Rf组成分压器，反馈电压：Uf＝Uo
由于Ui＝Uf，因此Ui＝Uo得到Uo＝Ui＝Ui由上式可得电压放大倍数（比例系数）Auf＝＝1
＋如果把Rf短路(Rf＝0)，把R1断开（R1→∞），则Auf＝1，即输入信号Ui和输出信号Uo大小相等、相位相
同。我们把这种电路称为电压跟随器。电压跟随器同相输入式放大电路中输出电压与输入电压的相位相同，大小成比例关系，
比例系数等于(1＋Rf/R1)，此值与运算放大器本身的参数无关。输入电阻，输出电阻由于采用了深度电压串联负反馈
，该电路具有很高的输入电阻和很低的输出电阻(Rif→∞，Ro→0)，这是同相输入式放大电路的重要特点。3、加法、减法运算加
法运算同相输入端的平衡电阻R4＝反相加法器根据叠加原理可得到：Uo＝－当R1＝R2＝R3＝R时，Uo＝－
(Ui1＋Ui2＋Ui3)当Rf＝R时，Uo＝－(Ui1＋Ui2＋Ui3)上式中比例系数为－1，实现了加法运
算。差动输入与减法运算两个输入端都有信号输入，称为差动输入。电压放大倍数：差动减法运算电路当RF=R1，则得uo
=ui2–ui14、积分、微分运算积分运算积分运算电路在反相输入式放大电路中，将反馈电阻Rf换
成电容C，就成了积分运算电路。UC＝Uo＝－UCI1＝If＝IC＝Uo＝－微分运算微分运算是积分
运算的逆运算。将积分运算电路中的电阻、电容互换位置就可以实现微分运算。微分运算电路由于U+＝0，Ii′＝0，则IC＝If
，If＝IC＝＝Uo＝－IfRf＝－ICRf＝－Rf由此可以看出，输入信号Ui与输出信号Uo有微分
关系，即实现了微分运算。负号表示输出信号与输入信号反相，RfC为微分时间常数，其值越大，微分作用越强。三、电压比较器
电路为简单的单限电压比较器。图中反相输入端接输入信号Ui，同相输入端接基准电压UR。集成运算放大器处于开环工作状态，当Ui＜UR
时，输出为高电位＋Uom，当Ui＞UR时，输出为低电位－Uom，其传输特性如图（b）所示。由图可见，只要输入电压相
对于基准电压UR发生微小的正负变化时，输出电压Uo就在负的最大值到正的最大值之间作相应的变化。简单的电压比较器
比较器也可以用于波形变换。例如，比较器的输入电压Ui是正弦波信号，若UR＝0，则每过0一次，输出状态就要翻转一次，如图（a）所示。
对于如图所示的简单的电压比较器，若UR＝0，当Ui在正半周时，由于Ui＞0，则Uo＝－Uom，负半周时Ui＜0，则Uo＝Uom。若
UR为一恒压U，只要输入电压在基准电压UR处稍有正负变化，输出电压Uo就在负的最大值到正的最大值之间作相应的变化，如图（b）所示。
正弦波变换方波四、常用的集成运放简介μA741（LM741）与1458双运放741为带调零端的集成运放
，管脚1和5接调零电阻。1458集成了两个相同、且等于741的电路。集成运放741双集成运放1458LM324
LM324四运放电路。该型运放可工作在单电源，电压范围3～30V，增益可达100dB，是一款应用较广的电路一、直流
稳压电源的基本组成直流稳压电源的组成框图小功率直流电源一般由交流电源、变压器、整流、滤波和稳压电路几
部分组成。直流稳压电源的组成框图第4章直流稳压电源稳压电源的主要技术指标1）特性指标。特性指标是指
稳压电源工作特征的参数，例如，输入、输出电压及输出电流，电压可调范围等。2）质量指标。质量指标是指衡量稳压电源稳定性能
状况的参数，如稳压系数、输出电阻、纹波电压及温度系数等。（1）稳压系数γ。γ数值越小，输出电压的稳定性越好。（2
）输出电阻ro。ro的值越小，带负载能力越强。（3）纹波电压S。纹波电压是指稳压电路输出端中含有的交流分量，通常用有效值
或峰值表示。S值越小越好。（4）温度系数ST。ST越小，漂移越小，该稳压电路受温度影响越小。另外，还有其他的
质量指标，如负载调整率、噪声电压等。二、二极管整流电路1、单相半波整流电路电路组成由整流变压器T、整流二极管VD及
负载组成。工作原理由于二极管单向导电性，单相半波整流电路电压、电流的波形如图所示。单相半波整流电路单相半波整流电路电压与
电流的波形整流电路的主要技术指标整流电路的主要技术指标有以下3种。（1）输出电压平均值。负载上得到的整流电压
是单方向的，但其大小是变化的，是一个单向脉动的电压，由此可求出其平均电压值为：（2）二极管的平均电流iV。流过负载的电流就等于
流过二极管的电流。（3）二极管承受的最高反向电压URM。在二极管不导通期间，承受反压的最大值就是变压器次级电压u2的最大值，即
URM＝工作原理单相桥式整流电路电压波形技术指标计算（1）输出电压平均值。由以上分析可知，
桥式整流电路的整流电压平均值比半波整流时增加一倍，即UO=0.9U2（2）直流电流。桥式整流电路通过负载电阻的
直流电流也增加一倍，即（3）二极管的平均电流。由于每两个二极管串联轮换导通半个周期，因此每个二极管中流过的平均电流只
有负载电流的一半，即（4）二极管承受的最高反向电压URM。由图4.4（a）可以看出，当VD1和VD3导通时，如果忽略二极管
正向压降，此时，VD2和VD4的阴极接近于a点，阳极接近于b点，二极管由于承受反压而截止，其最高反压为u2的峰值，即三、滤
波电路1、电容滤波电路由于电容两端电压不能跃变，因而负载两端的电压也不会突变，使输出电压波形平滑，达到滤波目的
。二极管导通时，电容充电，由于二极管正向导通电阻很小，充电很快；二极管截止时，电容通过RL放电。单相半波整流电容滤波
电容的不断充放电，使得输出电压的脉动性减小，输出电压的平均值有所提高。输出电压平均值Uo的大小与、C与RL的大小有关
，RLC越大，电容放电越慢。当满足RLC≥（3～5）T/2时，则输出电压的平均值为Uo＝U2（半波），Uo＝1.2U2（全波
），其中T为交流电源电压的周期。利用电容滤波时应注意下列问题：（1）滤波电容容量较大，一般用电解电容，应注意
电容的正极性接高电位，负极性接低电位。如果接反则容易击穿、爆裂。（2）开始时，电容C上的电压为零，通电后电源经整流二极管
给C充电。通电瞬间二极管流过短路电流，称为浪涌电流。一般是正常工作电流的（5～7）倍，所以选二极管参数时，正向平均电流的参数应选大
一些。同时在整流电路的输出端应串一个阻值约为0.02～0.01W的电阻，以保护整流二极管。2、其他形式的滤波电路电感滤波电路
由于通过电感的电流不能突变，用一个大电感与负载串联，流过负载的电流也就不能突变，电流平滑，输出电压的波形也就平稳了。
其实质是因为电感对交流呈现很大的阻抗，频率越高，感抗越大，则交流成分绝大部分降到了电感上，若忽略导线电阻，电感对直流没有压降，即直
流均落在负载上，从而达到滤波目的。带电感滤波器的桥式整流电路输出电压平均值Uo一般小于全波整流
电路输出电压的平均值，如果忽略电感线圈的铜阻，则UO>0.9U2。虽然电感滤波电路对整流二极管没有电流冲击，但为了使L值大，多用铁
心电感，但体积大、笨重，且输出电压的平均值较低。复式滤波电路为了进一步减小输出电压的脉动程度，可以用电容和铁心电感
组成各种形式的复式滤波电路。桥式整流电感型LC滤波电路如图所示。整流输出电压中的交流成分绝大部分落在电感上，电容C又对交流接近于短
路，故输出电压中交流成分很少，几乎是一个平滑的直流电压。由于整流后先经电感L滤波，总特性与电感滤波电路相近，故称为电感型LC滤波电
路，若将电容C平移到电感L之前，则为电容型LC滤波电路。桥式整流电感型LC滤波电路基本放大电路的组成基本共射极放大电路
基本共射极放大电路的习惯画法1）偏流电阻RB和电源VBB。作用是使晶体管的发射极处于正向偏置，
以保证晶体管工作在放大状态，同时给基极合适的直流电流IB。图2.3接法，可省略电源VBB，由VCC和RB提供偏置。
2）集电极电源VCC。集电极电源VCC作为放大电路的能源，除通过集电极电阻RC使集电结反向偏置，以使晶体管工作在放大状态外，还
向集电极提供较大的集电极电流。3）集电极电阻RC。集电极电阻RC提供直流通路，使集电极电源VCC将晶体管集电结反向偏
置；同时通过RC把集电极电流的变化量转换为电压的变化量，即把晶体管的电流放大转换为电压放大。4）晶体管。晶体管是放大电
路的核心器件，起电流放大作用。5）耦合电容C1和C2。耦合电容也称为隔直电容。它的作用是隔离直流，耦合交流。电压、
电流符号的规定在晶体管及其构成的放大电路中，同时存在着直流量和变化量，而正弦信号是最重要的变化量。正弦变化量又称
为交流量或交流瞬时值。某一时刻的电压或电流的数值，称为总瞬时值，显然，它可以表示为直流分量和交流分量的叠加。为了能简明地加以区分，
每个量都用相应的符号来表示，它们的符号由基本符号和下标符号两部分组成，例如：IB——基极电流直流分量的瞬时值；
ib——基极电流交流分量的瞬时值；iB——总的基极电流的瞬时值(iB＝IB＋ib)。2、静态工作点
放大电路在没有输入信号时所处的状态，称为静态，又称为直流状态。当输入交流信号后，电路中各处的电压、电流是变动的，电路
处于交流状态或动态工作状态。静态时，晶体管各极所对应的电压、电流值是不变的，是直流量，即具有固定的值。它们分别确定
输入和输出曲线上的一个点，习惯上称它们为静态工作点，常用Q来表示。工作点选择Q1工作点偏高，接近
饱和区，引起饱和失真；，Q2工作点偏低，接近截止区，引起截止失真。为了避免产生失真，工作点Q选择的原则是在正弦信号全周期内晶体
管均工作在放大区，要计算静态工作点并将其调整到合适的状态。一般来说，静态工作点应调整到UCE＝1/2VCC处。
直流通路和交流通路电容器具有隔直流、通交流作用，直流通路如图（a）所示。直流电源的内阻很小,不影响交流信号通过，直
流电源和电容器对交流信号相当于短路，交流通路如图（b）所示。显然，静态分析要采用直流通路，动态分析要采用交流通路。(a)直流
通路（b）交流通路基本放大电路的直流通路与交流通路静态工作点的计算由VCC＝IBRB＋UBE得：I
B＝≈当忽略ICEO时， IC＝βIB＋ICEO≈βIB UCE＝VCC－ICRC3、放大电路的动态参
数以及放大性能一个放大电路可以用一有源双端口网络来模拟。图中，正弦信号源的内阻为RS、电压为uS，放大电路输出
端的负载电阻是RL，放大电路输入端的信号电压和电流分别是ui和ii，输出端的信号电压和电流分别是uo和io。电压的参考极性和电流的
参考方向如图所示。有源双端口网络放大电路的主要性能参数1）放大倍数。放大倍数又称为增益，是衡量放大电路放大能力
的参数指标。它定义为输出信号与输入信号的比值。Au＝2）输入电阻Ri。输入电阻就是从放大电路输入
端看进去的等效电阻，它的大小反映了放大电路信号源的影响程度。在信号源RS一定的条件下，输入电阻Ri越大，ii就越小，ui就越接近u
s，则放大电路对信号源的影响越小。Ri＝电压放大倍数：输入电阻：3）输出电阻RO。输出电阻是从放大电路的
输出端看进去的等效电阻。从输出端看放大电路，它相当于一个带内阻的电压源，这个内阻就是放大电路的RO。显然RO越小，接上负载后输出电
压下降越少，说明放大电路带负载能力越强。4）最大输出幅值。最大输出幅值是指不失真时放大电路的最大正弦输出信号的幅
值。它包括最大输出电压幅值和最大输出电流幅值，它反映放大电路的动态范围。放大电路的放大性能动态分析是在静态值
确定后，分析信号的传输情况，考虑的只是电流和电压的交流分量。微变是指微小变化的电信号，也就是小信号。主要是在低频小信号情况下，晶体
管在工作点附近的特性可以近似为线性的，即其电压、电流的交流量之间的关系基本上是线性的。这时具有非线性特性的晶体管可以用一个线性电路
来等效代替，称为晶体管的微变等效电路。共射接法的晶体管微变等效电路rbe＝rbb′＋rbb′一般为100～300Ω，
常取值rbb′＝300Ω。分析基本放大电路，可以根据交流放大电路的通路画出微变等效电路。Au＝(其中RL′
＝RL∥RC)Ri＝RB∥rbeRo＝Rc二、分压式偏置电路1、温度对放大电路性能的影响
温度对ICEO的影响ICEO是少子的漂移运动形成的，故ICEO对温度的变化十分敏感。ICEO随温度的变化，
使晶体管输出特性曲线族的第一根曲线上下移动明显，从而使整个曲线族都上下移动，使静态工作点发生较大的变化，集电极电流也跟着变化。
温度对b的影响温度升高时，b增加，使输出特性曲线的间距增大，IC也跟着增加。温度对UB
E的影响UBE随温度升高而减小，使输入特性曲线左移，造成IB增大。可见，无论是晶体管的哪种参数随温度变化而变化时
，都表现为使集电极电流IC随温度变化而变化，造成静态工作点的不稳定。温度升高时，b、IB和的增大将使IC迅速增大，静态工作点就上移
了。反之，温度降低时，静态工作点就下移了。工作点的上下移动，都可以使瞬时工作点进入饱和区或截止区，引起非线性失真，或使输出信号的幅
度降低，使放大电路的性能明显变坏。放大电路不仅要适当设置静态工作点，而且还必须在电路上采取措施来稳定工作点。2、
分压式偏置电路固定偏置电路，电路简单，静态工作点容易调整，但温度稳定性差。为使静态工作点更稳定，常采用分压式偏置
电路。分压式偏置电路的组成RB1和RB2构成偏置电路；CE为交流旁路电容；RE为反馈电阻，起稳定静态
工作点的作用。由于IB很小，一般为μA级，分流作用有限，基极电位UB取决于RB1和RB2的分压作用。分压式偏置电路静态、动
态分析1）静态分析直流通路如图所示。可求得静态工作点。分压式偏置电路的直流通路由于IB很小，I1
≈I2≈则UB≈I2RB2≈VCCIC≈IE＝≈IB＝2）静态工作点的稳定。电路中引
入了反馈电阻RE，起稳定静态工作点的作用，其过程为：T（℃）↑→IC↑→UE(UE＝IERE)↑→UBE↓→IB↓→IC↓
3）动态分析。根据微变等效电路可得如下分压式偏置电路的动态参数。分压式偏置电路的微变等效电路电压放大倍数RE被CE旁路。
ui=ibrbeuo=－ic(RC∥RL)＝－βibRL′Au＝＝(2)输入电阻Ri＝rbe∥R
B1∥RB2(3)输出电阻RO＝RC三、射极输出器1、射极输出器电路的组成射极输出
器如图（a）所示，其中RB为基极偏置电阻，射极输出器的交流通路如图（b）所示。由交流通路可见，集电极是输入、输出回路的公共端，故该
交流通路为共集电极电路。由于电路的负载电阻RL接在发射极上，信号从发射极输出，故又称其为“射极输出器”。射极输出器2、
射极输出器的电压跟随特性与电流放大作用静态分析可以由直接列出基极回路的方程：IBRB＋UBE＋IERE＝VCC由这个式
子可以求得静态工作点：IB＝IC＝βIBUCE＝VCC－IERE动态参数1）电压放大倍数Au＝＝≈
(其中RL′＝RL∥RE)由于βRL′>>rbe,电压放大倍数Au≈1且略小于1。由于Au≈1，所以ui≈uo
，即输出电压与输入电压幅度相近、相位相同，输出电压随输入电压的变化而变化，因此射极输出器又被称为射极跟随器。2）输入电阻R
i＝RB∥［rbe＋(1＋β)RL′］3）输出电阻RO≈上述结果可知，输入电阻大、输出电阻小，这是射极输出器的主要
特点。射极输出器的特点1)电压放大倍数略小于1，输出电压和输入电压同相。又称射极跟随器。
2)输入电阻高。输入电阻高意味着射极输出器可减小向信号源（或前级）索取的信号电流。3)输出电阻低。输出
电阻低意味着射极输出器带负载能力强，即可以减小负载变动对电压放大倍数的影响。4)射极输出器对电流仍有较大的放大
作用。利用输入电阻高和输出电阻低的特点，射极输出器被广泛用做多级放大电路的输入级、输出级和中间级。射极输出器用做
中间级时，可以隔离前后级的影响，所以又被称为缓冲级，起阻抗变换的作用。四、多级放大电路多级放大电路的结构框图输入级的
输入电阻要高，噪声要小；中间级放大倍数要大，通常由若干级共射电路组成；输出级要输出一定功率，往往由功率放大电路组成。
1、多级放大电路的级间耦合多级放大电路中级与级之间、信号源与放大电路之间、放大电路与负载之间的连接方式称为“耦合方式
”。各种耦合方式必须满足以下要求：（1）晶体管有合适的工作点，以避免信号失真。（2）前级信号尽可能多地传送
到后级，减小信号损失。多级放大电路中常见的级间耦合方式有阻容耦合、直接耦合和电隔离耦合（变压器耦合、光电耦合）。
3种耦合方式阻容耦合阻容耦合就是通过电容和后级的输入电阻（或负载）实现级间的耦合。图中所示的是一个两级放大电路，
信号源与第一级、第一级与第二级、第二级与负载之间分别通过大电容C1、C2、C3实现耦合的。耦合电容的容抗远小于后级的输入电阻或负载
。(1)由于耦合电容的“隔直流通交流”作用，使各级工作点彼此独立，一定频率范围内的前级信号可几乎
无损失地传送到后一级。(2)由于耦合电容不能传送缓慢变化的信号和直流信号。(3)由于在集成电路中制
造大电容很困难，因此集成电路中不采用阻容耦合方式，而该方式常用于分立元件电路。阻容耦合的特点：图2.16阻容耦合
电隔离耦合电隔离耦合包括变压器耦合和光电耦合两种，由于它们的前后级相互绝缘，故统称为电隔离耦合。
(1)变压器耦合。变压器绕组代替了阻容耦合电路中的电容。变压器隔断了直流，所以各级工作点相互独立；变压器通过磁耦合传输交流信号
，同时还起阻抗匹配作用。但变压器体积大、笨重、价贵，难以集成，一般用于功率放大电路、中频调谐放大电路。(2)光电耦
合。光电耦合器件常由发光二极管和光电三极管（又称光敏三极管）组成。光电耦合是通过电—光—电的转换来实现级间耦合的。由于利用光线实现
耦合，所以前后级电路相互绝缘，隔离性能好；体积小、频率特性好；缺点是性能受温度影响较大。直接耦合
前级的输出端和后级的输入端直接连接的方式，称为直接耦合。2、多级放大电路分析前后级放大电路之间的关系
前后级放大电路之间的关系为：将前级放大电路的输出，视为后级放大电路的信号源；将后级放大电路视为前级放大电路的负载，后级
的输入电阻可视做前级的负载电阻。前后级放大电路之间的关系电压放大倍数下面以三级放大电路为例，第一级、第二级、第
三级放大电路的输入电压和输出电压分别是ui1、uo1，ui2、uo2，ui3、uo3。对于n级放大电路，则有：An＝Au1Au
2…Aun输入电阻多级放大电路的输入电阻Ri就是第一级的输入电阻Ri1。输出电阻多级放大电路的输出电
阻RO就是最后一级放大电路的输出电阻Ron。RO＝Ron3、输出级与功率放大功率放大器的主要特点（1）
尽可能大的输出功率。（2）尽可能高的功率转换效率。（3）允许的非线性失真。效率、失真和输出功率这三
者之间互相影响。欲提高效率，需要从两方面着手：一是增加放大电路的动态工作范围来增加输出功率；二是减小电源供给的功率。
功率放大电路有3种工作状态。功率放大电路的3类工作状态4、放大电路的频率特性理想放大电路对任何频率的放大信号
都具有相同的放大倍数，而实际上只有在某一频率范围内放大倍数近似不变。在此范围之外，频率升高或降低放大倍数都会下降。这是由于放大电路
中存在晶体管结电容、耦合电容和发射极旁电容等，容抗会随频率变化。当放大倍数AU下降到最大值的1/倍时，所对应的低频端f1
与高频端f2之间的频率范围称为通频带BW。通频带宽度表示放大电路对信号频率的适应能力，越宽越好。放大电路的通频带通频带可
用下式表示：BW＝f2－f1五、放大电路中的负反馈1、反馈的基本概念反馈的概念将输出信号（
电流或电压）的一部分或全部，经过一定的电路（称为反馈网络），回送到放大电路的输入端，和输入信号叠加的这种连接方式称为反馈。若反馈信
号削弱输入信号而使放大倍数降低，则为负反馈；若反馈信号增强输入信号，则为正反馈。负反馈主要用于改善放大
电路的性能；正反馈主要应用于振荡电路、电压比较器等方面。不含反馈支路的放大电路称为开环电路；引入反馈支路的放大电路
称为闭环电路。反馈放大电路的组成有反馈的放大电路包含两部分：一是基本放大电路A；二是反馈电路（或反馈网络）F，
一般为无源衰减器。图中，分别用、表示输入信号和输出信号，用表示反馈信号，用表示净输
入信号，可得净输入信号：反馈放大电路的组成框图＝－2、反馈电路基本关系式开环放大倍数——未引入反馈
的放大倍数＝＝反馈系数——反馈信号与输出信号之比闭环放大倍数——包括反馈在内的整个放大电路的放大倍数反馈深度
“”“”电子工艺基础与实训21世纪技能创新型人才培养系列教材第一章半导体器件半导体具有热敏
性、光敏性和掺杂性。利用热敏性可制成各种热敏电阻；利用光敏性可制成光电二极管和光电三极管及光敏电阻；利用掺杂性可制成各种不同性能、
不同用途的半导体器件，如二极管、三极管和场效应管等。一、半导体半导体的原子结构示意图每个原子的4个价电
子不仅受所属原子核的吸引，而且还受相邻4个原子核的吸引，每一个价电子都为相邻原子核所共用，形成了稳定的共价键结构。每个原子核最外层
等效有8个价电子，由于价电子不易挣脱原子核束缚而成为自由电子，因此，本征半导体导电能力较差。1.本征半导体从
外界获得一定的能量（如光照、温升等），部分价电子就会挣脱共价键的束缚而成为自由电子，在共价键中留下一个空位，称为“空穴”。空穴的出
现使相邻原子的价电子离开它所在的共价键来填补这个空穴，同时又产生了一个新的空穴。这个空穴也会被相邻的价电子填补而产生新的空穴，这种电子填补空穴的运动相当于带正电荷的空穴在运动，并把空穴视为一种带正电荷的载流子。单晶硅共价键结构与本征激发在本征半导体中，空穴与电子是成对出现的，称为电子—空穴对，其自由电子和空穴数目总是相等的，如图所示。本征半导体在温度升高时产生电子—空穴对的现象称为本征激发。温度越高，产生的电子-空穴对数目就越多，这就是半导体的热敏性。本征激发:P型半导体是在本征半导体硅中掺入微量的3价元素（如硼）而形成的。因杂质原子只有3个价电子，它与周围硅原子组成共价键时，缺少1个电子，因此在晶体中便产生一个空穴，如图所示。N型半导体是在本征半导体硅中掺入微量的5价元素（如磷）而形成的，杂质原子有5个价电子与周围硅原子结合成共价键时，多出1个价电子，这个多余的价电子易成为自由电子，如图1.4所示。N型半导体多子为自由电子，少子为空穴。2.掺杂半导体P型半导体的共价键结构N型半导体的共价键结构二、PN结及其单向导电性同一块半导体基片的两边分别形成N型和P型半导体。由于界面两边明显存在浓度差，产生扩散运动，在它们的交界面附近会形成一个很薄的空间电荷区，称为PN结。PN结的形成过程如图所示。1.PN结的形成图PN结的形成2.PN结单向导电性PN正偏时，外电场削弱内电场；PN结反偏，外电场加强了内电场。PN结正向偏置时，正向电流很大；PN结反向偏置时，反向电流很小，这就是PN结的单向导电性，也是PN结的最大特点。图PN结的单向导电性二、二极管2、二极管的基本结构与特性二极管结构半导体二极管的结构及符号二极管特性半导体二极管由一个PN结构成，它同样具有单向导电性。实际的二极管伏安特性曲线如图1.8所示。二极管的伏安特性（1）正向特性。OA段：称为“死区”。AB段：称为正向导通区。BC段：二极管导通后，管子两端的正向压降很小（硅管约为0.7V，锗管约为0.3V），而且稳定，几乎不随电流而变化，表现出很好的恒压特性。所加的正向电压不能太大，否则会使PN结过热而烧坏。（2）反向特性。OD段：称为反向截止区。DE段：称为反向击穿区。（3）温度特性二极管对温度敏感，具有热敏特性。温度对二极管伏安特性的影响如图所示。温度对二极管伏安特性的影响温度升高时，二极管的导通压降UF降低，反向击穿电压UB减小，反向饱和电流IS增大。2、硅稳压二极管硅稳压二极管是一种特殊的面接触型硅二极管，其伏安特性曲线、符号及稳压管电路如图所示。稳压管的伏安特性曲线、图形符号及稳压管电路3、其他类型的二极管光电二极管光电二极管的结构与普通二极管的结构基本相同，在它的PN结处，通过管壳上的一个玻璃窗口接收外部的光照。PN结在反向偏置状态下运行，其反向电流随光照强度的增加而上升。光电二极管的主要特点是其反向电流大小与光照度成正比。光电二极管2．发光二极管（LED）发光二极管是一种能把电能转换为光能的特殊器件。这种二极管不仅具有普通二极管的正、反向特性，而且当给发光二极管施加正向偏压时，发光二极管还会发出可见光和不可见光（即电致发光）。新技术应用：LED照明LED日益成为多种现有照明应用的首选光源，这些照明应用包括汽车、交通和街道照明，以及LCD背光，以及个人照明。目前LED灯泡发光效率已超过100流明每瓦。新型LED的高效、节能特点突出，正在被主流普通照明市场所采用。LED路灯LED符号三、三极管三极管是在一块半导体上用掺入不同杂质的方法制成两个紧挨着的PN结，并引出三个电极而构成的。1、三极管的结构和类型三极管的组成与符号三极管要实现放大作用必须满足的外部条件：发射结加正向电压，集电结加反向电压，即发射结正偏，集电结反偏。对于NPN型：UC＞UB＞UE；对于PNP型：UE＞UB＞UC。三极管电源的接法2、三极管的放大作用1．三极管的工作电压和基本连接方式基本连接方式:无论采用哪种接法，都必须满足发射结正偏，集电结反偏，才能保证三极管工作在放大区。三极管电路的3种组态电流放大原理为使三极管具有电流放大作用，在制造过程中必须满足实现放大的内部结构条件，即：（1）发射区掺杂浓度远大于基区的掺杂浓度，以便于有足够的载流子供“发射”。（2）基区很薄，掺杂浓度很低，以减少载流子在基区的复合机会，这是三极管具有放大作用的关键所在。（3）集电区比发射区体积大且掺杂少，以利于收集载流子。由此可见，三极管并非两个PN结的简单组合，不能用两个二极管来代替，在放大电路中也不可将发射极和集电极对调使用。NPN型三极管中载流子的运动在正向电压的作用下，发射区的多子（电子）不断向基区扩散，并不断地由电源得到补充，形成发射极电流IE。基区多子（空穴）也要向发射区扩散，由于其数量很小，可忽略。到达基区的电子继续向集电结方向扩散，在扩散过程中，少部分电子与基区的空穴复合，形成基极电流IB。由于基区很薄且掺杂浓度低，因而绝大多数电子都能扩散到集电结边缘。由于集电结反偏，这些电子全部漂移过集电结，形成集电极电流IC。各极电流之间的关系为共发射极直流电流放大系数，表明三极管具有放大作用。IE＝IC＋IBIC＝IB＋ICE0≈IBIE＝(1＋)IB其中ICE0＝（1＋）ICB0ICE0称为穿透电流（式中ICBO为集电区及基区少数载流子漂移运动形成的集电结反向饱和电流。）3、半导体三极管的特性曲线及主要参数三极管的特性曲线输入特性曲线UCE＝0时，三极管测试电路和等效电路输入特性输出特性曲线当IB不变时，输出回路中的电流IC与电压UCE之间的关系曲线称为输出特性曲线。IB值固定，可得到一条输出特性曲线，改变IB值，可得到一族输出特性曲线。NPN管共发射极输出特性曲线在输出特性曲线上可划分3个区：放大区、截止区、饱和区。(1)放大区：当UCE＞1V以后，IC与IB成正比而与UCE关系不大。所以输出特性曲线几乎与横轴平行，当IB一定时，IC的值基本不随UCE变化，具有恒流特性。IB等量增加时，输出特性曲线等间隔地平行上移。这个区域的工作特点是发射结正向偏置，集电结反向偏置。由于工作在这一区域的三极管具有放大作用，因而把该区域称为放大区。(2)截止区：当UBE＜0、IB＝0时，IC＝ICEO，由于穿透电流ICEO很小，输出特性曲线是一条几乎与横轴重合的直线。(3)饱和区：当UCE＜UBE时，IC与IB不成比例，它随UCE的增加而迅速上升，这一区域称为饱和区，UCE＝UBE称为临界饱和。综上所述，对于NPN型三极管，工作于放大区时，UC＞UB＞UE；工作于截止区时，UC＞UE＞UB；工作于饱和区时，UB＞UC＞UE。三极管的主要参数(1)电流放大系数。电流放大系数的大小反映了三极管放大能力的强弱。共发射极交流电流放大系数β。β是指集电极电流变化量与基极电流变化量之比，其大小体现了共射接法时，三极管的放大能力。即β=共发射极直流电流放大系数＝一般β≈(2)集电极—基极间的反向电流ICB0。ICB0是指发射极开路时，集电极—基极间的反向电流，也称为集电结反向饱和电流。温度升高时，ICBO急剧增大，温度每升高10℃，ICB0增大1倍。选管时应选ICB0小且ICB0受温度影响小的三极管。(3)集电极—发射极间的反向电流ICE0。ICE0是指基极开路时，集电极—发射极间的反向电流，也称为集电结穿透电流。它反映了三极管的稳定性，其值越小，受温度影响也越小，三极管的工作就越稳定。3)极限参数。三极管的极限参数是指在使用时不得超过的极限值，以此保证三极管的安全工作。(1)集电极最大允许电流ICM。集电极电流IC过大时，b将明显下降，ICM为b下降到规定允许值（一般为额定值的1/2～2/3）时的集电极电流。使用中，若IC＞ICM，三极管不一定会损坏，但b明显下降。(2)集电极最大允许功率损耗PCM。三极管工作时，UCE的大部分降在集电结上，集电极功率损耗PC＝UCEIC，近似为集电结功耗，它将使集电结温度升高而使三极管发热致损坏。工作时的PC必须小于PCM。(3)反向击穿电压、、为B极开路时，CE之间允许的最高反向电压。为E极开路时，CB之间允许的最高反向电压。为C极开路时，EB之间允许的最高反向电压。一、共射极基本放大电路1、放大电路的基本组成放大电路通过放大器件的控制作用，把直流电源的能量转化为与输入信号变化一致的输出信号的能量，其实质是一种能量控制作用。2．输入回路和输出回路1）输入回路：输入信号所在的回路，称为输入回路。2）输出回路：输出信号所在的回路，称为输出回路。根据输入回路和输出回路共同端的不同，放大电路有共射极、共集电极和共基极3种组态。放大电路的基本框图第2章放大电路“”“” |
|
