第6章 嵌入式系统总线接口 6.1 串行接口 6.1.1 串行接口基本原理与结构1．串行通信概述常用的数据通信方式有并行通信和串行通信
两种。当两台数字设备之间传输距离较远时，数据往往以串行方式传输。串行通信的数据是一位一位地进行传输的，在传输中每一位数据都占据一个
固定的时间长度。与并行通信相比，如果n位并行接口传送n位数据需时间T，则串行传送的时间最少为nT。串行通信具有传输线少、成本低等优
点，特别适合远距离传送。① 串行数据通信模式串行数据通信模式有单工通信、半双工通信和全双工通信3种基本的通信模式。● 单工通信：
数据仅能从设备A到设备B进行单一方向的传输。● 半双工通信：数据可以从设备A到设备B进行传输，也可以从设备B到设备A进行传输，但
不能在同一时刻进行双向传输。● 全双工通信：数据可以在同一时刻从设备A传输到设备B，或从设备B传输到设备A，即可以同时双向传输。
② 串行通信方式串行通信在信息格式的约定上可以分为同步通信和异步通信两种方式。a. 异步通信方式异步通信时数据是一帧一帧传送的，每
帧数据包含有起始位（”0”）、数据位、奇偶校验位和停止位（”1”） ，每帧数据的传送靠起始位来同步。一帧数据的各位代码间的时间间隔
是固定的，而相邻两帧的数据其时间间隔是不固定的。在异步通信的数据传送中，传输线上允许空字符。异步通信对字符的格式、波特率、校验位有
确定的要求。● 字符的格式每个字符传送时，必须前面加一起始位，后面加上1、1.5或2位停止位。例如ASCII码传送时，一帧数据的
组成是：前面1个起始位，接着7位ASCII编码，再接着一位奇偶校验位，最后一位停止位，共10位。● 波特率传送数据位的速率称为波
特率，用位／秒（bit/s）来表示，称之为波特。例如，数据传送的速率为120字符／秒，每帧包括10个数据位，则传送波特率为：10×
120=1200b/s=1200波特每一位的传送时间是波特的倒数，如1/1200=0.833ms。异步通信的波特率的数值通常为：1
50、300、600、1200、2400、4800、9600、14400、28800等，数值成倍数变化。● 校验位在一个有8位的
字节（byte）中，其中必有奇数个或偶数个的“1”状态位。对于偶校验就是要使字符加上校验位有偶数个“1”；奇校验就是要使字符加上校
验位有奇数个“1”。例如数据“00010011”，共有奇数个“1”，所以当接收器要接收偶数个“1”时（即偶校验时），则校验位就置为
“1”，反之，接收器要接收奇数个“1”时（即奇校验时），则校验位就置为“0”。 一般校验位的产生和检查是由串行通信控制器内部自动
产生，除了加上校验位以外，通信控制器还自动加上停止位，用来指明欲传送字符的结束。停止位通常取1、1.5或2个位。对接收器而言，若未
能检测到停止位则意味着传送过程发生了错误。在异步通信方式中，在发送的数据中含有起始位和停止位这两个与实际需要传送的数据毫无相关的位
。如果在传送1个8位的字符时，其校验位、起始位和停止位都为1个位，则相当于要传送11个位信号，传送效率只有约80%。（2）同步通信
方式为了提高通信效率可以采用同步通信方式。同步传输采用字符块的方式，减少每一个字符的控制和错误检测数据位，因而可以具有较高的传输速
率。与异步方式不同的是，同步通信方式不仅在字符的本身之间是同步的，而且在字符与字符之间的时序仍然是同步的，即同步方式是将许多的字符
聚集成一字符块后，在每块信息（常常称之为信息帧）之前要加上1～2个同步字符，字符块之后再加入适当的错误检测数据才传送出去。在同步通
信时必须连续传输，不允许有间隙，在传输线上没有字符传输时，要发送专用的”空闲”字符或同步字符。在同步方式中产生一种所谓“冗余”字符
，防止错误传送。假设欲传送的数据位当作一被除数，而发送器本身产生一固定的除数，将前者除以后者所得的余数即为该“冗余”字符。当数据位
和“冗余”字符位一起被传送到接收器时，接收器产生和发送器相同的除数，如此即可检查出数据在传送过程中是否发生了错误。统计数据表明采用
”冗余”字符方法错误防止率可达99%以上。2．RS-232C串行接口RS-232C是美国电子工业协会EIA制定的一种串行通信接口标
准。（1）RS-232C接口规格EIA所制定的传送电气规格如表6.1.1所示。RS-232C通常以±12V的电压来驱动信号线，TT
L标准与RS-232C标准之间的电平转换电路通常采用集成电路芯片实现，如MAX232等。表6.1.1 EIA的所定的传送电气规格
（2）RS-232C接口信号EIA制定的RS-232C接口与外界的相连采用25芯（DB-25）和9芯（DB-9）D型插接件，实际应
用中，并不是每只引脚信号都必须用到，25芯和9芯D型插接件引脚的定义，与信号之间的对应关系如图6.1.1所示。RS-232C DB
-9各引脚功能如下：● CD：载波检测。主要用于Modem通知计算机其处于在线状态，即Modem检测到拨号音。● RXD：接收
数据线。用于接收外部设备送来的数据。● TXD：发送数据线。用于将计算机的数据发送给外部设备。● DTR：数据终端就绪。当此引
脚高电平时，通知Modem可以进行数据传输，计算机已经准备好。● SG：信号地。● DSR：数据设备就绪。此引脚为高电平时，通
知计算机Modem已经准备好，可以进行数据通信。● RTS请求发送。此引脚由计算机来控制，用以通知Modem马上传送数据至计算机
；否则，Modem将收到的数据暂时放人缓冲区中。● CTS清除发送。此引脚由Modem控制，用以通知计算机将要传送的数据送至Mo
-dem。● RI：振铃提示。Modem通知计算机有呼叫进来，是否接听呼叫由计算机决定。（a） DB-25
（b） DB-9图6.1.1 25芯和9芯D型插接件引脚的定义和信号之间的对应
关系（3）RS-232C的基本连接方式计算机利用RS-232C接口进行串口通信，有简单连接和完全连接两种连接方式。简单连接又称三线
连接，即只连接发送数据线、接收数据线和信号地，如图6.1.2所示。如果应用中还需要使用RS-232C的控制信号，则采用完全连接方式
，如图6.1.3所示。在波特率不高于9 600 bps的情况下进行串口通信时，通信线路的长度通常要求小于15米，否则可能出现数据丢
失现象。图6.1.2 简单连接形式 图6.1.3 完全连接形式 3．RS-422串行通信接口RS-422标准是RS-232的改
进型，RS-422标准全称是“平衡电压数字接口电路的电气特性”。允许在相同传输线上连接多个接收节点，最多可接10个节点，即一个主设
备（Master），其余10个为从设备（Salve），从设备之间不能通信。RS-422支持一点对多点的双向通信。RS-422四线接
口由于采用单独的发送和接收通道，因此不必控制数据方向，各装置之间任何必需的信号交换均可以按软件方式（XON/XOFF握手）或硬件方
式（一对单独的双绞线）实现。RS-422的最大传输距离为4000英尺（约1219m），最大传输速率为10Mb/s。传输速率与平衡双
绞线的长度有关，只有在很短的距离下才能获得最高传输速率。在最大传输距离时，传输速率为100Kb/s。一般100m长的双绞线上所能获
得的最大传输速率仅为1 Mb/s。RS-422需要在传输电缆的最远端连接一个电阻，要求电阻阻值约等于传输电缆的特性阻抗。在短距离（
300m以下）传输时可以不连接电阻。4．RS-485串行总线接口在RS-422的基础上，为扩展应用范围，EIA制定了RS-485标
准，增加了多点、双向通信能力。在通信距离为几十米至上千米时，通常采用RS-485收发器。RS-485收发器采用平衡发送和差分接收，
即在发送端，驱动器将TTL电平信号转换成差分信号输出；在接收端，接收器将差分信号变成TTL电平，因此具有抑制共模干扰的能力。接收器
能够检测低达200mV的电压，具有高的灵敏度，故数据传输距离可达千米以上。RS-485可以采用二线与四线方式，二线制可实现真正的多
点双向通信。而采用四线连接时，与RS-422一样只能实现点对多的通信，即只能有一个主设备，其余为从设备。RS-485可以连接多达3
2个设备。RS-485的共模输出电压在-7～+12V之间，接收器最小输入阻抗为12kΩ。RS-485满足所有RS-422的规范，所
以RS-485的驱动器可以在RS-422网络中应用RS-485的最大传输速率为10Mb/s。在最大传输距离时，传输速率为100Kb
/s。RS-485需要两个终端电阻，接在传输总线的两端，要求电阻阻值约等于传输电缆的特性阻抗。在短距离传输（在300m以下）时可不
需终端电阻。 6.1.2 S3C2410A的UART1．UART简介UART（Universal Asynchronous Re
ceiver and Transmitter，通用异步收发器）主要由数据线接口、控制逻辑、配置寄存器、波特率发生器、发送部分和接收
部分组成，采用异步串行通信方式，采用RS-232C 9芯接插件（DB-9）连接，是广泛使用的串行数据传输方式，UART以字符为单位
进行数据传输，每个字符的传输格式如图6.1.4所示，包括线路空闲状态（高电平）、起始位（低电平）、5～8位数据位、校验位（可选）和
停止位（位数可以是1、1.5或2位）。这种格式通过起始位和停止位来实现字符的同步。UART内部一般具有配置寄存器，通过该寄存器可以
配置数据位数（5～8位）、是否有校验位和校验的类型以及停止位的位数 （1位、1.5位或2位）等。图6.1.4 UART的字
符传输格式 2．S3C2410A的UART结构S3C2410A的UART提供3个独立的异步串行I/O口（SIO），它们都可以运行于
中断模式或DMA模式。UART可以产生中断请求或DMA请求，以便在CPU和UART之间传输数据。在使用系统时钟的情况下，UART可
以支持最高230.4Kbps的传输速率。如果外部设备通过UEXTCLK为UART提供时钟，那么UART的传输速率可以更高。每个UA
RT通道包含两个用于接收和发送数据的16字节的FIFO缓冲寄存器。如图6.1.5所示，S3C2410A的UART由波特率发生器、发
送器、接收器以及控制单元组成。波特率发生器的时钟可以由PCLK或UEXTCLK提供。发送器和接收器包含16字节的FIFO缓冲寄存器
和数据移位器。发送时，数据被写入FIFO，然后拷贝到发送移位器中，接下来数据通过发送数据引脚（TxDn）被发送。接收时，接收到的数
据从接收数据引脚（RxDn）移入，然后从移位器拷贝到FIFO中。 图6.1.5 S3C2410A的UART方框图（具有FIFO）
3．S3C2410A UART的操作S3C2410A的UART的操作包含有数据发送、数据接收、中断产生、波特率发生、回送模式、红外
模式和自动流控制等。（1）数据发送（Data Transmission）发送的数据帧是可编程的。它包括1个起始位、5～8个数据位、
1个可选的奇偶校验位和1～2个停止位，具体设置由行控制寄存器（ULCONn）确定。发送器还可以产生暂停状态，在一帧发送期间连续输出
“0”。在当前发送的字完全发送完成之后发出暂停信号。在暂停信号发出后，继续发送数据到Tx FIFO（发送保持寄存器在非FIFO模式
）。（2）数据接收（Data Reception）与数据发送类似，接收的数据帧也是可编程的。它包括1个起始位，5～8个数据位、1个
可选的奇偶校验位和1～2个停止位，具体设置由行控制寄存器（ULCONn）确定。接收器可以检测溢出错误和帧错误。溢出错误指新数据在旧
数据还没有被读出之前就将其覆盖了。帧错误指接收的数据没有有效的停止位。当在3个字时间段没有接收任何数据和在FIFO模式RxFIFO
不空时，产生接收暂停状态。（3）自动流控制（Auro Flow Control，AFC）如图6.1.6所示，S3C2410A的UA
RT0和UART1使用nRTS和nCTS信号支持自动流控制。在这种情况下，它可以连接到外部的UART。如果用户希望将UART连接到
Modem,则需要通过软件来禁止UMCONn寄存器中的自动流控制位并控制nRTS信号。图6.1.6 UART AFC接口在AFC
状态，nRTS根据接收器的状态和nCTS信号控制发送器的操作。只有当nCTS信号是有效时（在AFC状态，nCTS表示其他UART的
FIFO已经准备好接收数据），UART的发送器才发送在FIFO中的数据。在UART接收数据之前，当其接收FIFO具有多余2字节的空
闲空间时，nRTS有效；如果其接收FIFO的空闲空间少于1字节，则nRTS无效（在AFC状态，nRTS指示它自己的接收FIFO已经
准备好接收数据）。（4）RS-232接口（RS-232C interface）如果用户希望将UART连接到Modem接口，则需要使
用nRTS、nCTS、nDSR、nDTR、DCD和nRI信号。在这个状态，用户可以使用通用的I/O接口，通过软件来控制这些信号，因
为AFC不支持RS-232C接口。（5）中断DMA请求产生（Interrupt/DMA Request Generation）S3
C2410A的每个UART有5个状态（Tx/Rx/Error）信号：溢出错误、帧错误、接收缓冲数据准备好、发送缓冲空和发送移位器空
。这些状态通过相关的状态寄存器（UTRSTATn/UERSTATn）指示。溢出错误和帧错误指示接收数据时发生的错误状态。如果控制寄
存器UCONn中的接收错误状态中断使能位置1，那么溢出错误和帧错误的任何一个都可以产生接收错误状态中断请求。当检测到接收错误状态中
断请求时，可以通过读UERSTSTn的值来确定引起请求的信号。如果控制寄存器（UCONn）中的接收模式置为“1”（中断请求模式或查
询模式），那么在FIFO模式，当接收器将接收移位器中的数据传送到接收FIFO寄存器中，并且接收的数据量达到RxFIFO的触发水平时
，则产生Rx中断。在非FIFO模式，如果采用中断请求和查询模式，当把接收移位器中的数据传送到接收保持寄存器中时，将产生Rx中断。如
果控制寄存器（UCONn）中的发送模式置为1（中断请求模式或查询模式），那么在FIFO模式，当发送器将发送FIFO寄存器中的数据传
送到发送移位器中，并且发送FIFO中剩余的发送数据量达到TxFIFO的触发水平时，则产生Tx中断。在非FIFO模式，如果采用中断请
求和查询模式，当把发送保持寄存器中的数据传送到发送移位器时，将产生Tx中断。如果在控制寄存器中的接收模式和发送模式选择了DMAn请
求模式，那么在上面提到的情况下将产生DMAn请求，而不是Rx或Tx中断。（6）波特率的产生（Baud-Rate Generatio
n）每个UART的波特率发生器为发送器和接收器提供连续的时钟。波特率发生器的时钟源可以选择使用S3C2410A的内部系统时钟或UE
XTCLK。换句话说，通过设置UCONn的时钟选择位可以选择不同的分频值。波特率时钟可以通过对源时钟（PCLK或者UEXTCLK）
16分频和对在UART波特率系数寄存器（UBRDIVn）中的16位分频数设置得到。（7）回送模式（Loopback Mode）S3
C2410A DART提供一种测试模式，即回送模式，用于发现通信连接中的孤立错误。这种模式在结构上使UART的RXD与TXD连接。
因此，在这个模式，发送的数据通过RXD被接收器接收。这一特性使得处理器能够验证每个SIO通道内部发送和接收数据的正确性。该模式通过
设置UART控制寄存器（UCONn）的回送位来进行选择。 （8）红外模式（Infra-Red （IR） Mode）S3C2410A
的UART模块支持红外发送和接收，该模式可以通过设置UART行控制寄存器（ULCONn）中的红外模式位来选择。4．S3C2410A
UART专用寄存器的配置要使用S3C2410A的UART进行串口通信，需要在程序中配置以下与UART相关的专用寄存器。（1）UA
RT行控制寄存器（ULCONn） UART行控制寄存器是UART通道0～UART通道2行控制寄存器，包含有ULCON0、ULCON
1和ULCON2，为可读／写寄存器，地址为0x5000 0000、0x5000 4000和0x5000 8000，其位功能如表6.
1.2所列，复位值为0x00，推荐使用值为0x3。表6.1.2 UART行控制寄存器的位功能（2）UART控制寄存器（UCONn
）UART控制寄存器（UCONn）是UART通道0～UART通道2控制寄存器，包含有UCON0、 UCON1和UCON2，为可读／
写寄存器，地址为0x5000 0004、0x5000 4004和0x5000 8004，其位功能如表6.1.3所列，复位值为0x0
0，推荐使用值为0x245。表6.1.3 UART控制寄存器（UCONn）的位功能 （3）UART FIFO控制寄存器（UFCO
Nn）UART FIFO控制寄存器（UFCONn）是UART通道0～UART通道2的FIFO控制寄存器，包含有UFCON0、 UF
CON1和UFCON2，为可读／写寄存器，地址为0x5000 0008、0x5000 4008和0x5000 8008，其位功能如
表6.1.4所列，复位值为0x0，推荐使用值为0x0。表6.1.4 UART FIFO控制寄存器（UFCONn）的位功能 （4）
UART Modem控制寄存器（UMCONn）UART Modem控制寄存器（UMCONn）是UART通道0和 UART通道1 调
制解调器控制寄存器，包含有UMCON0和 UMCON1，为可读／写寄存器，地址为0x5000 000C、0x5000 400C和0
x5000 800C，其中0x5000 800C为保留寄存器，其位功能如表6.1.5所列，复位值为0x0，推荐使用值为0x0。表6
.1.5 UART Modem控制寄存器（UMCONn）的位功能（5）UART的状态寄存器与UART相关的状态寄存器包含有UAR
T TX/RX状态寄存器（UTRSTATn）、UART错误状态寄存器（UERSTATn）、UART FIFO状态寄存器（UFSTA
Tn）和UART 调制解调器状态寄存器（UMSTATn），这些状态寄存器中各功能位反映UART的工作状态。详细内容见“S3C241
0A–200MHz&266MHz32-Bit RISC Microprocessor USERS MANUAL Revision
1.0，www.samsung.com”。（6）UART发送和接收数据的缓冲寄存器UART发送和接收数据的缓冲寄存器包含有UART
发送缓冲寄存器（UTXHn）和UART接收缓冲寄存器（URXHn），用来保存发送和接收数据。 （7）UART波特率系数寄存器UAR
T波特率系数寄存器（UBRDIVn）包含有UBRDIV0、UBRDIV1和UBRDIV2，用来设置UART的发送与接收波特率。UB
RDIVn的值可以利用下面的表达式确定：UBRDIVn = （int）（PCLK/（bps×16） ）－1式中，分频数值在1～21
6 －1之间。对于精确的UART操作，S3C2410A也支持对UEXTCLK进行分频。如果S3C2410A使用由外部的DART设备
或系统提供的UEXTCLK信号，那么UART的连续的时钟将严格与UEXTCLK同步。用户可以得到更精确的UART操作。UBRDIV
n的值可以利用下面的表达式确定：UBRDIVn = （int）（UEXTCLK / （bps ×16） ） –1式中，分频数值在1
～216－1之间，并且UEXTCLK应该小于PCLK。例如，如果波特率是115 200 bps，PCLK或者UEXTCLK是40M
Hz，UBRDIVn的值为：UBRDIVn = （int）（40000000/（115200 × 16））－1= （int）（21
.7）－1= 21－1 = 206.1.3 与 S3C2410A UART连接的串行接口电路1．S3C2410A UART与RS
-232C的接口电路要完成最基本的串行通信功能，实际上只需要RXD、TXD和GND即可。由于RS-232C标准所定义的高、低电平信
号与S3C2410A系统的LVTTL电路所定义的高、低电平信号不同，RS-232C标准采用负逻辑方式，标准逻辑“1”对应-5V～-
15V电平，标准逻辑“0”对应+5V～+15V电平。而LVTTL的标准逻辑“1”对应2～3.3V电平，标准逻辑“0”对应0～0.4
V电平。显然，两者间要进行通信必须经过信号电平的转换。目前常使用的电平转换电路有MAX232等。S3C2410A与MAX232的接
口电路如4.21所示，关于MAX232更具体的内容可参考MAX232的用户手册（www.maxim-ic.com）。在图6.1.7
中，包含有UART0和UART1与RS-232C的接口电路，通过9芯的D型插头与外设连接。也可设计数据发送与接收的状态指示LED，
当有数据通过串行口传输时，LED闪烁，便于用户掌握其工作状态，以及进行软、硬件的调试。 图6.1.7 S3C2410A的RS-2
32C接口电路 2．S3C2410A UART与RS422和RS485的接口电路一个采用MAX487与S3C2410A的UART1
连接，构成支持RS422和RS485接口电路如图6.1.8所示。RS422至少分别有一个差分发送口和差分接收口。两节点通信时，一方
的发送口与另一方的接收口相连，需两根线。RS422不能直接用于三点以上的直接互连，也不能直接用总线连接。电路中采用两片MAX487
E，分别构成RS422的发送和接收通道。RS485的差分发送口与自身的差分接收口同相并连，多点间连接通过RS485总线只需一对线。
电路中采用一片MAX487E构成RS485的发送和接收通道。MAX487E的引脚端功能如下：引脚端RO为接收器输出，如果A > B
200mV，RO将是高电平；如果A < B 200mV，RO将是低电平。引脚端为接收器输出使能控制，为低电平时，RO输出使能；为
高电平时，RO输出为高阻抗状态。引脚端DE为驱动器输出使能控制，DE为高电平时，驱动器输出使能。引脚端DI为驱动器输入。引脚端A为
接收器同相输入和驱动器同相输出。引脚端B为接收器反相输入和驱动器反相输出。引脚端VCC为电源电压正端输入，电压范围为4.75V ～
5.25V。引脚端GND为地。关于MAX487E更具体的内容可参考MAX487E的用户手册（www.maxim-ic.com）。图
6.1.8 S3C2410A的RS422和RS485接口电路 6.1.4 S3C2410A UART编程实例[徐英慧]本程序实
例实现从UART0接收数据，然后分别从UART0和UART1发送出去。其功能可以把键盘敲击的字符通过PC机的串口发送给ARM系统上
的UART0，ARM系统上的UART0接收到字符后，再通过UART0和UART1送给PC机，这样就完成了串口间的收发数据。要实现以
上数据的收发功能，需要编写的主要代码如下。1．定义与UART相关的寄存器以UART0为例，需要定义的寄存器如下：#define r
ULCON0（（volatile unsigned）0x50000000） //UART0行控制寄存器#define r
UCON0（（volatile unsigned）0x50000004） //UART0控制寄存器#define r
UFCON0（（volatile unsigned）0x50000008） //UART0 FIFO控制寄器#define
rUMCON0（（volatile unsigned）0x5000000c） //UART0 Modem控制寄存器#d
efine rUTRSTAT0（（volatile unsigned）0x50000010） //UART0 Tx/R
x状态寄存器#define rUERSTAT0（（volatile unsigned）0x50000014） //UAR
T0 Rx错误状态寄存器#define rUFSTAT0（（volatile unsigned）0x50000018）
//UART0 FIFO状态寄存器#define rUMSTAT0（（volatile unsigned）0x5000001c
） //UART0 Modem状态寄存器#define rUBRDIV0（（volatile unsigned）0x
50000028） //UART0波特率系数寄存器#ifdef__BIG_ENDIAN
//大端模式#define rURXH0（（volatile unsigned ch
ar）0x50000023） //UART0发送缓冲寄存器#define rURXH0（（volatile unsi
gned char）0x50000027） //UART0接收缓冲寄存器#define WrUTXH0（ch）（（v
olatile unsigned char）0x50000023）＝（unsigned char）（ch）#define RdU
RXH0（）（（volatile unsigned char）0x50000027）#define UTXH0（0x50000
020+3） //DMA使用的字节访问地址#define URX
H0（0x50000024+3）#else //小端模式#define rUTXH0（（volatile unsigned ch
ar）0x50000020） //UART0 Transmission Hold#define rURXH0（（
volatile unsigned char＊）0x50000024） //UART0 Receive buffer#
define WrUTXH0（ch）（（volatile unsigned char）0x50000020）＝（unsigne
d char）（ch）#define RdURXH0（）（（volatile unsigned char）0x50000024
）#define UTXH0（0x50000020） //DMA
使用的字节访问地址#define URXH0（0x50000024）#endif2．初始化操作参数pclk为时钟源的时钟频率，ba
nd为数据传输的波特率，初始化函数Uart_Init （ ）的实现如下：void Uart_Init（int pclk，int b
aud）｛ int I; if （pclk= =0） pclk＝PCLK;
rUFCON0=0x0; //UARTO FIFO控制寄存器，FIFO禁止
rUFCON1=0x0; //UART1 FIFO控制寄存器，FIFO禁止 rUFCON2=
0x0; //UART2 FIFO控制寄存器，FIFO禁止 rUMCON0=0x0;
//UARTO MODEM控制寄存器，AFC禁止 rUMCONI=0x0; //UAR
T1 MODEM控制寄存器，AFC禁止 //UART0 rULCON0＝0x3?; //行控制寄存器
：正常模式，无奇偶校验，1位停止位，8位数据位 rUCON0＝0x245?; //控制寄存器
rUBRDIV0 =（（int）（pclk/16．/baud+0.5）-1）?; //波
特率因子寄存器 //UART1 rULCON1=0x3; rUCON1=0x
245; rUBRDIV1=（（int）（pclk/16．/baud）-1）; //UART2
rULCON2=0x3; rUCON2＝0x245; rUBRDIV2=（
（int）（pclk/16．/baud）-1）; for（i＝0; i< 100; i++）; ｝3．
发送数据其中whichUart为全局变量，指示当前选择的UART通道，使用串口发送一个字节的代码如下：void Uart_Send
Byte（int data）｛ if（whichUart= =0）｛ if（data= =’＼
n’）｛ while（！（rUTRSTAT0＆0x2））； Delay
（10）； //延时，与终端速度有关WrUTXH。（’＼r’）；
｝while（！（rUTRSTAT0＆0x2））； //等待，直到发送状态就绪 Dela
y（10）； WrUTXH0（data）； ｝ else if（whichUart= =
1）｛ if（data=＝’＼n’）｛ while（！（rUTRSTAT1＆0x2））；
Delay（10）； //延时，与终端速度有关
rUTXH1=’＼r’； ｝ while（！（rUTRSTAT1＆0x2））；
//等待，直到发送状态就绪 Delay（10）； rUTXH1＝data；
｝ else if（whichUart= =2）｛ if （data= =’\n’）｛
while（！（rUTRSTAT2＆0x2））； Delay（10）；
//延时，与终端速度有关 rUTXH2＝’＼r’； ｝
while（！（rUTRSTAT2＆0x2））； //等待，直到发送状态就绪 De
lay（10）； rUTXH2＝data； ｝ ｝4．接收数据如果没有接收到字符则返回0。使用串
口接收一个字符的代码如下： char Uart_GetKey（void）｛ if（whichUart＝＝0）｛
if（rUTRSTAT0＆0x1） //UARTO接收到数据
return RdURXH0（）； else return 0
； ｝ else if（whichUart= =1）｛ if（rUTRSTAT1
＆0x1） //UART1接收到数据 return RdURXH1（）
； else return 0； ｝ else if（whichUar
t= =2）｛ if（rUTRSTAT2＆0x1） //UART2接收到数据
return RdURXH2（）； else return 0
； ｝else return 0； ｝5．主函数实现的功能为从UART0接收字符，然后将接收
到的字符再分别从UART0和UART1送出去，其中Uart_Select（n）用于选择使用的传输通道为UARTn。代码如下：＃in
clude＜string．h>＃include”．．\INC\config．h”void Main（void）｛char data
；Target_Init（）；while（1）｛data=Uart GetKey（）；
//接收字符if（data！＝0x0）｛Uart_Select（0）；． //从UART
0发送出去Uart_Printf（”key＝％c\n”，data）；Uart_elect （1）；
/从UART1发送出去Uart_Printf（”key＝％c \n”，data）；Uart_Select（0）；｝
｝ ｝ 6.2 I2C接口 6.2.1 I2C接口基本原理与结构I2C BUS（Inter Integrated Circu
it BUS，内部集成电路总线）是由Philips公司推出的二线制串行扩展总线，用于连接微控制器及其外围设备。I2C总线是具备总线
仲裁和高低速设备同步等功能的高性能多主机总线，直接用导线连接设备，通信时无需片选信号。如图6.2.1所示，在I2C总线上，只需要两
条线—串行数据SDA线和串行时钟SCL线，它们用于总线上器件之间的信息传递。SDA和SCL都是双向的。每个器件都有一个唯一的地址以
供识别，而且各器件都可以作为一个发送器或接收器（由器件的功能决定）。I2C总线有如下操作模式：主发送模式、主接收模式、从发送模式、
从接收模式。下面介绍其通用传输过程、信号及数据格式。（1）I2C总线的启动和停止信号当I2C接口处于从模式时，要想数据传输，必须检
测SDA线上的启动信号，启动信号由主器件产生。如图6.2.2所示，在SCL信号为高时，SDA产生一个由高变低的电平变化，即产生一个
启动信号。当I2C总线上产生了启动信号后，那么这条总线就被发出启动信号的主器件占用了，变成“忙”状态；如图6.2.2所示，在SCL
信号为高时，SDA产生一个由低变高的电平变化，产生停止信号。停止信号也由主器件产生，作用是停止与某个从器件之间的数据传输。当I2C
总线上产生了一个停止信号后，那么在几个时钟周期之后总线就被释放，变成“闲”状态。图6.2.1 I2C总线接口电路结构图6.2.2
I2C总线启动和停止信号的定义主器件产生一个启动信号后，它还会立即送出一个从地址，用来通知将与它进行数据通信的从器件。1个字节
的地址包括7位的地址信息和1位的传输方向指示位，如果第7位为“0”，表示马上要进行一个写操作；如果为“1”，表示马上要进行一个读操
作。（2）数据传输格式SDA线上传输的每个字节长度都是8位，每次传输中字节的数量是没有限制的。在起始条件后面的第一个字节是地址域，
之后每个传输的字节后面都有一个应答（ACK）位。传输中串行数据的MSB（字节的高位）首先发送。（3）应答信号为了完成1个字节的传输
操作，接收器应该在接收完1个字节之后发送ACK位到发送器，告诉发送器，已经收到了这个字节。ACK脉冲信号在SCL线上第9个时钟处发
出（前面8个时钟完成1个字节的数据传输，SCL上的时钟都是由主器件产生的）。当发送器要接收ACK脉冲时，应该释放SDA信号线，即将
SDA置高。接收器在接收完前面8位数据后，将SDA拉低。发送器探测到SDA为低，就认为接收器成功接收了前面的8位数据。（4）总线竞
争的仲裁I2C总线上可以挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。I2C总线具有多主控能力，可对发生在SDA
线上的总线竞争进行仲裁，其仲裁原则是：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平
与此时SDA总线电平不符的那个器件将自动关闭其输出级。总线竞争的仲裁是在两个层次上进行的。首先是地址位的比较，如果主器件寻址同一个
从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。由于是利用I2C总线上的信息进行仲裁，所以不会造成信息的丢失。（5）I2C
总线的数据传输过程① 开始：主设备产生启动信号，表明数据传输开始。② 地址：主设备发送地址信息，包含7位的从设备地址和1位的数据方
向指示位（读或写位，表示数据流的方向）。③ 数据：根据指示位，数据在主设备和从设备之间进行传输。数据一般以8位传输，最重要的位放在
前面；具体能传输多少量的数据并没有限制。接收器产生1位的ACK（应答信号）表明收到了每个字节。传输过程可以被中止和重新开始。④ 停
止：主设备产生停止信号，结束数据传输。6.2.2 S3C2410A的I2C接口S3C2410A提供一个I2C总线接口，其模块框图
如图6.2.3所示，具有一个专门的串行数据线和串行时钟线。它有主设备发送模式、主设备接收模式、从设备发送模式和从设备接收模式4种操
作模式。控制S3C2410AI2C总线操作，需要写数据到IICCON（I2C总线控制寄存器）、IICSTAT（I2C总线控制/状态
寄存器）、IICDS（I2C总线Tx/Rx数据寄存器）和IICADD（I2C总线地址寄存器）。图6.2.3 S3C2410A处理
器I2C串行总线框图（1）IICCONIICCON（I2C总线控制寄存器）为可读写寄存器，地址为0x54000000，复位值为00
00xxxx，其位定义如表6.2.1所列。表6.2.1 IICCON（I2C总线控制寄存器）的位定义（2）IICSTAT（I2C
总线控制/状态寄存器）IICSTAT（I2C总线控制/状态寄存器）为可读写寄存器，地址为0x54000004，复位值为000000
00，其位定义如表6.2.2所列。表6.2.2 IICSTAT（I2C总线控制/状态寄存器）的位定义 （3）IICADD（I2C
总线地址寄存器）IICADD（I2C总线地址寄存器）为可读写寄存器，地址为0x54000008，复位值为xxxxxxxx，其位定义
如表6.2.3所列。 表6.2.3 IICADD（I2C总线地址寄存器）的位定义 表5-38 IICDS（移位数据寄存器）的位定
义 （4）IICDS（移位数据寄存器）IICDS（移位数据寄存器）为可读写寄存器，地址为0x5400000C，复位值为xxxxxx
xx，其位定义如表5-38所列。 6.2.3 S3C2410A的I2C接口应用实例S3C2410A I2C总线与使用I2C总线的
EEPROM芯片KS24C080C连接电路（JXARM9-2410教学实验系统）如图6.2.4所示。图6.2.4 S3C2410
A I2C总线与KS24C080C连接电路 KS24C080C作为I2C从设备，其地址为0xA0，S3C2410A通过I2C总线对
该芯片进行读／写操作，程序如下：（1）I2C接口初始化首先必须进行I2C端口初始化，然后配置I2C控制寄存器。I2C接口初始化操作
通过函数void iic_init（）完成。（2）I2C写操作I2C写操作通过函数void iic_write_24C08（LJ3
2 slvAddr，U32 addr，U8 data）完成，其中，slvAddr为从设备地址，在本系统中为0xA0，addr为待写
入数据到芯片的地址；data为待写入的数据。I2C写操作代码如下所示。①填写I2C命令I2C缓冲区数据及大小。②设置从设备地址并启
动I2C操作。在I2C轮询函数中进行读／写操作，操作完毕，iicdata tx size将被置为 －1。 ③等待写操作完成。④等待
从设备应答。 （3）I2C读操作I2C读操作通过函数void iic_read_24C08（U32.s1vAddr、U32 add
r、U8关data）完成，其中slvAddr为从设备地址，在本系统中为0xA0；addr为待读人数据的地址；data为待读人数据的
缓冲区指针。I2C读操作代码如下所示。①填写I2C命令。 ②等待写操作完成。③启动I2C操作。在I2C轮询函数中进行读／写操作，操
作完毕读取的数据被送入iic_buffer中。（4）I2C轮询函数本实验采用轮询方式进行I2C发送和接收处理，包括对POLLACK
、RDDATA、WRDATA命令的处理。I2C轮询函数的代码如下： 6.3 USB接口 6.3.1 USB接口基本原理与结构USB
（Universal Serial Bus，通用串行总线）是由Compaq、HP、Intel、Lucent、Microsoft、N
EC和Philips等公司制定的连接计算机与外围设备的机外总线。1．USB总线的主要性能特点（1）热即插即用USB提供机箱外的热即
插即用功能，连接外设不必再打开机箱，也不必关闭主机电源，USB可智能地识别USB链上外围设备的动态插入或拆除，具有自动配置和重新配
置外设的能力，连接设备方便，使用简单。（2）可连接多个外部设备每个USB系统中有个主机，USB总线采用“级联”方式可连接多个外部设
备。每个USB设备用一个USB插头连接到上一个USB设备的USB插座上，而其本身又提供一或多个USB插座供下一个或多个USB设备连
接使用。这种多重连接是通过集线器（Hub）来实现的，整个USB网络中最多可连接127个设备，支持多个设备同时操作。（3）可同时支持
不同同步和速率的设备USB可同时支持同步传输和异步传输两种传输方式，可同时支持不同速率的设备，速率最高可达几百Mb/s。支持主机与
设备之间的多数据流和多消息流传输，且支持同步和异步传输类型。（4）较强的纠错能力USB系统可实时地管理设备插拔。在USB协议中包含
了传输错误管理、错误恢复等功能，同时根据不同的传输类型来处理传输错误。（5）低成本的电缆和连接器USB采用统一的4引脚插头和一根四
芯的电缆传送信号和电源，电缆长度可长达5m。（6）总线供电USB总线可为连接在其上的设备提供5V电压/100mA电流的供电，最大可
提供500mA的电流。USB设备也可采用自供电方式。2．USB系统结构一个USB系统可以由USB主机、USB设备和USB互连3部分
来描述。（1）USB设备USB设备分为Hub（集线器）和Function（功能）两大类。Hub提供到USB的附加连接点，Funct
ion为主机系统提供附加的性能。实际上，Function就是可发送和接收USB数据的、可实现某种功能的USB设备。USB设备应具有
标准的USB接口。（2）USB主机在任何一个USB系统中只有一个主机，到主计算机系统的USB接口被称作主控制器。主控制器可采用硬件
、固件或软件相结合的方式来实现，与Hub集成在主机系统内，向上与主总线（如PCI总线）相连，向下可提供一或多个连接点。（3）USB
互连USB互连指的是USB设备与主机的连接和通信方式，它包括总线拓扑结构、内层关系、数据流模型和USB调度表。USB总线用来连接各
USB设备和USB主机。USB在物理上连接成一个层叠的星形拓扑结构，Hub是每个星的中心，每根线段表示一个点到点（Point-to
-Point）的连接，可以是主机与一个Hub或功能之间的连接，也可以是一个Hub与另一个Hub或功能之间的连接。USB的拓扑结构最
多只能有7层（包括根层）。在主机和任一设备之间的通信路径中最多支持5个非根Hub复合设备（Compound Device）要占据两
层，不能把它连到第7层，第7层只能连接Function设备。3．物理接口USB总线的电缆有一对标准尺寸的双绞信号线和一对标准尺寸的
电源线，共4根导线。USB总线支持480Mb/s（高速）、12Mb/s（全速）、1.5Mb/s（低速）3种的数据传输速率。USB2
.0支持在主控制器与Hub之间用高速、全速和低速数据传输，Hub与设备之间以全速或低速传输数据。4．电源USB的电源规范包括电源分
配和电源管理两个方面。（1）电源分配电源分配用来处理USB设备如何使用主机通过USB总线提供的电源。主机可以为直接连接到它的USB
设备提供电源，Hub也对它所连接的USB设备提供电源。每根USB电缆提供的电源功率是有限的。完全依赖电缆供电的USB设备称作总线供
电设备（Bus-Powered Device）。USB设备也可自带电源。有后备（Alternate）电源的设备称作自我供电设备（S
elf-Powered Device）。（2）电源管理USB主机有一个独立于USB的电源管理系统。USB系统软件与主机电源管理系统
之间交互作用，共同处理诸如挂起或恢复等系统电源事件。5．总线协议USB是一种查询（Polling）总线，由主控制器启动所有的数据传
输。USB上所挂连的外设通过由主机调度的（Host-Scheduled）、基于令牌的（Token-Based）协议来共享USB带宽
。大部分总线事务涉及3个包的传输。当主控制器按计划地发出一个描述事务类型和方向、USB设备地址和端点号的USB包时，就开始发起一个
事务，这个包称作“令牌包”（Token Packet），它指示总线上要执行什么事务，欲寻址的USB设备及数据传送方向。然后，事务源
发送一个数据包（Data Packet ），或者指示它没有数据要传输。最后，目标一般还要用一个指示传输是否有成功的握手包（Hand
shake Packet）来响应。主机与设备端点之间的USB数据传输模型被称作管道。管道有流和消息两种类型。消息数据具有USB定义
的结构，而流数据没有。管道与数据带宽、传输服务类型、端点特性（如方向性和缓冲区大小）有关。当USB设备被配置时，大多数管道就形成了
。一旦设备加电，总是形成一个被称作默认控制管道的消息管道，以便提供对设备配置、状态和控制信息的访问。事务调度表（Transacti
on Schedule）允许对某些流管道进行流量控制，在硬件级，通过使用NAK（否认）握手信号来调节数据传输率，以防止缓冲区上溢或
下溢产生。当被否认时，一旦总线时间可用会重试该总线事务。流量控制机制允许灵活地进行调度，以适应异类混合流管道的同时服务，因此，可以
在不同的时间间隔，用不同规模的包为多个流管道服务。 6．健壮性（Robustness）USB采取以下措施提高它的健壮性：● 使用
差分驱动器和接收器以及屏蔽保护，以保证信号的完整性；● 控制域和数据域的CRC保护校验；● 连接和断开检测及系统级资源配置；●
协议的自我修复，对丢失包或毁坏包执行超时（Timeouts）处理；● 对流数据进行流量控制，以保证对等步和硬件缓冲器维持正常
的管理；● 采用数据管道和控制管道结构，以保证功能之间的独立性；● 协议允许用硬件或软件的方法对错误进行处理，硬件错误处理包括
对传输错误的报告和重发。6.3.2 S3C2410A的USB控制器S3C2410A的芯片内部包含有USB主机控制器和USB设备控
制器。S3C2410A的USB主机控制器内部结构如图6.3.1所示，S3C2410A的USB主机控制器支持两通道USB主机接口，兼
容?OHCI 1.0规范，?兼容USB1.1规范，具有两个向下数据流通道，支持低速和高速USB设备。USB主机控制器的OHCI寄存
器如表6.3.1所示。S3C2410A的USB设备控制器内部结构方框图如图6.3.2所示。S3C2410A的USB设备控制器具有集
成的USB收发器（12Mbps），批量传输的DMA接口，5个带FIFO的端口，其中：EP0为16字节（寄存器），EP1～EP4为6
4字节IN/OUT FIFO （双通道异步RAM），可采用中断或者DMA方式。支持DMA接口在大端口上的接收和发送（EP1、EP2
、EP3和EP4）。支持挂起和远程唤醒功能。S3C2410A的USB设备控制器的寄存器如表6.3.2所示。所有的寄存器都是通过字节
或字方式进行访问，在小端和大端方式下，访问的偏移地址会有不同。（更多的内容请参考详细的介绍请参考USERS MANUAL S3C2
410A-200MHz & 266MHz 32-Bit RISC Microprocessor Revision 1.0，www.
samsung.com）。图6.3.1 S3C2410A的USB主机控制器内部结构方框图图6.3.2 S3C2410A的USB
设备控制器内部结构方框图表6.3.1 USB主机控制器的OHCI寄存器 表6.3.2 S3C2410A的USB设备控制器寄存器
6.3.3 S3C2410A的USB接口电路与驱动1．S3C2410A USB接口电路在S3C2410A芯片中集成有USB接口
控制器电路，可以直接利用芯片的USB接口。采用S3C2410A可以提供1个DEVICE USB和2个HOST USB，USB接口电
路如图6.3.3所示。图6.3.3 S3C2410A USB接口电路2．设备驱动程序设计例在所有的操作之前，必须对S3C2410
A的杂项控制器进行如下设置： （1）初始化USB在使用USB之前，必须要进行初始化操作。USB主机和USB设备接口都需要48 MH
z的时钟频率。在S3C2410A中，这个时钟是由UPLL（USB专用PLL）来提供的。USB初始化的第一步就是对UPLL控制器进行
设置。在USB1.x规范中，规定了5种标准的USB描述符：设备描述符（device descriptor）、配置描述符（confi
guration descriptor）、接口描述符（interface descriptor）、端点描述符（endpoint d
escriptor）和字符串描述符（string descriptor）。每个USB设备只有一个设备描述符，而一个设备中可以包含一
个或多个配置描述符，即USB设备可以有多种配置。设备的每一个配置中又可以包含一个或多个接口描述符，即USB设备可以支持多种功能（接
口），接口的特性通过接口描述符提供。例如：在Embest EDUKIT - II/III实验平台的USB设备中只有一种配置，支持一
种功能。关于设备描述符表的初始化以及配置由下面的两个函数实现：在ConfigUsbd函数中，将USB设备控制器的端点。设置为控制端
点，端点1设置为批量输人端点，端点3设置为批量输出端点，端点2和端点4暂时没有使用，同时，还使能了端口0、1、3的中断和USB的复
位中断。 除此之外，初始化过程还对中断服务程序入口等进行设置。（2）USB中断S3C2414A能够接收56个中断源的请求。当它接收
到来自USB设备的中断请求时就会将SRCPND寄存器的INT_USBD置位。经过仲裁之后，中断控制器向内核发送IRQ中断请求。（3
）USB中断服务例程当内核接收USB设备的中断请求之后，就会转入相应的中断服务程序运行。这个中断服务程序人口是在USB初始化时设置
的。（4）USB读／写USB设备的读／写是通过管道来完成的。管道是USB设备与USB主机之间数据通信的逻辑通道，它的物理介质就是L
TSB系统中的数据线。在设备端，管道的主体是“端点”，每个端点占据各自的管道和USB主机通信。所有的设备都需要有支持控制传输的端点
，协议将端点0定义为设备默认的控制端点。在设备正常工作之前，USB主机必须为设备分配总线上惟一的设备地址，并完成读取设备的各种描述
符。根据描述符的需求为设备的端点配置管道，分配带宽等工作，另外，在设备的工作过程中，主机希望及时地获取设备的当前状态。以上的过程是
通过端点0来完成的。USB设备与主机之间的数据的接收和发送采用的是批量传输方式。端点1为批量输入端点，端点3为批量输出端点（输入和
输出以USB主机为参考）。端点3数据的批量传输由DMA接口实现。6.4 SPI接口 6.4.1 SPI接口基本原理与结构SPI
（Serial Peripheral Interface，串行外围设备接口）是由Motorola公司开发的一个低成本、易使用的接口
，主要用在微控制器和外围设备芯片之间进行连接。SPI接口可以用来连接存储器、A/D转换器、D/A转换器、实时时钟日历、LCD驱动器
、传感器、音频芯片，甚至其他处理器等。SPI是一个4线接口，主要使用4个信号：主机输出／从机输入（MOSI）、主机输入／从机输出（
MISO）、串行SCLK或SCK、外设芯片（）。有些处理器有SPI接口专用的芯片选择，称为从机选择（）。MOSI信号由主机产生，从
机接收。在有些芯片上，MOSI只被简单的标为串行输入（SI），或者串行数据输入（SDI）。MISO信号由从机产生，不过还是在主机的
控制下产生的。在一些芯片上，MISO有时被称为串行输出（SO）或串行数据输出（SDO）。外设片选信号通常只是由主机的备用I/O引脚
产生的。与标准的串行接口不同，SPI是一个同步协议接口，所有的传输都参照一个共同的时钟，这个同步时钟信号由主机（处理器）产生，接收
数据的外设（从设备）使用时钟来对串行比特流的接收进行同步化。可以将多个具有SPI接口的芯片连到主机的同一个SPI接口上，主机通过控
制从设备的片选输入引脚来选择接收数据的从设备。如图6.4.1所示，微处理器通过SPI接口与外设进行连接，主机和外设都包含一个串行移
位寄存器，主机写入一个字节到它的SPI串行寄存器，SPI寄存器是通过MOSI信号线将字节传送给外设。外设也可以将自己移位寄存器中的
内容通过MISO信号线传送给主机。外设的写操作和读操作是同步完成的，主机和外设的两个移位寄存器中的内容被互相交换。 （a）基本SP
I接口连接电路 （b） SPI的数据传输 图6.4.1 微处理器通过SPI接口与外设进行连接如果只是进行写操作，主机只需忽略收到
的字节；反过来，如果主机要读取外设的一个字节，就必须发送一个空字节来触发从机的数据传输。当主机发送一个连续的数据流时，有些外设能够
进行多字节传输。例如多数具有SPI接口的存储器芯片都以这种方式工作。在这种传输方式下，SPI外设的芯片选择端必须在整个传输过程中保
持低电平。比如，存储器芯片会希望在一个“写”命令之后紧接着收到的是4个地址字节（起始地址），这样后面接收到的数据就可以存储到该地址
。一次传输可能会涉及千字节的移位或更多的信息。其他外设只需要一个单字节（比如一个发给A/D转换器的命令），有些甚至还支持菊花链连接
，如图6.4.2所示。图6.4.2 菊花链连接3台SPI设备 在图6.4.2这个例子中，主机处理器从其SPI接口发送3个字节的数
据。第1个字节发送给外设A，当第2个字节发送给外设A的时候，第1个字节己移出了A，而传送给了B。同样，主机想要从外设A读取一个结果
，它必须再发送一个3字节（空字节）的序列，这样就可以把A中的数据移到B中，然后再移到C中，最后送回到主机。在这个过程中，主机还依次
从B和C接收到字节。注意，菊花链连接不一定适用于所有的SPI设备，特别是要求多字节传输的（比如存储器芯片）设备。另外，要对外设芯片
的数据表进行仔细分析，确定能对它做什么而不能做什么。如果芯片的数据表中没有明确提到菊花链连接，那么该芯片不支持这种连接的几率为50
％。根据时钟极性和时钟相位的不同，SPI有4个工作模式。时钟极性有高电平、低电平两种。时钟极性为低电平时，空闲时时钟（SCK）处于
低电平，传输时跳转到高电平；时钟极性为高电平时，空闲时时钟处于高电平，传输时跳转到低电平。时钟相位有两个：时钟相位0和时钟相位1。
对于时钟相位0，如果时钟极性是低电平，MOSI和MISO输出在（SCK）的上升沿有效。如果时钟电平极性为高，对于时钟相位0，这些输
出在SCK的下降沿有效。MISO输出的第X位是一个未定义的附加位，是SPI接口特有的情况。用户不必担心这个位，因为SPI接口将忽略
该位。6.4.2 S3C2410A 的 SPI接口电路1．SPI接口的内部结构S3C2410A有两个串行外围设备接口（SPI），
内部结构如图6.4.3所示。S3C2410A的SPI接口兼容SPI接口协议v2.11，具有8位预分频逻辑，查询、中断和DMA传送模
式。每个SPI口都有两个分别用于发送和接收的8位移位寄存器，在一次SPI通信中，数据被同步发送（串行移出）和接收（串行移入）。8位
串行数据的速率由相关的控制寄存器的内容决定。如果只想发送，接收到的是一些虚拟的数据。另外，如果只想接收，发送的数据也可以是一些虚拟
的“1”。图6.4.3 S3C2410A的SPI接口内部结构2．SPI接口操作通过SPI接口，S3C2410A可以与外设同时发送
／接收8位数据。串行时钟线与两条数据线同步，用于移位和数据采样。如果SPI是主设备，数据传输速率由SPPREn寄存器的相关位控制。
可以通过修改频率来调整波特率寄存器的值。如果SPI是从设备，由其他的主设备提供时钟，向SPDATn寄存器中写入字节数据SPI发送／
接收操作就同时启动。在某些情况下nSS要在向SPDATn寄存器中写入字节数据之前激活。3．SPI模块编程步骤如果ENSCK和SPC
ONn中的MSTR位都被置位，向SPDATn寄存器写一个字节数据，就启动一次发送。也可以使用典型的编程步骤来操作SPI卡。① 设置
波特率预分频寄存器（SPPREn）。② 设置SPCONn，用来配置SPI模块。③ 向SPDATn中写10次0 xFF，用来初始化M
MC或SD卡。④ 将一个GPIO（当作nSS）清零，用来激活MMC或SD卡。⑤ 发送数据→核查发送准备好标志（ REDY =1），
之后写数据到SPDATn。⑥ 接收数据（1）：禁止SPCONn的TAGD位，正常模式→向SPDAT中写OxFF，确定REDY被置位
后，从读缓冲区中读出数据。⑦ 接收数据（2）：使能SPCONn的TAGD位，自动发送虚拟数据模式→确定REDY被置位后，从读缓冲区
中读出数据，之后自动开始传输数据。⑧ 置位GPIO引脚（作为nSS的那个引脚端），停止MMC或SD卡 4．SPI口的传输格式S3C
2410A支持4种不同的数据传输格式，具体的波形图如图6.4.4所示。要注意SPI从设备Format B接收数据模式，如果SPI从
设备接收模式被激活，并且SPI格式被选为B，SPI操作将会失败。DMA模式该模式不能用于从设备Format B形式。查询模式如果接
收从设备采用Format B形式DATA_READ信号应该比SPICLK延迟一个相位。中断模式如果接收从设备采用Format B形
式，DATA_READ信号应该比SPICLK延迟一个相位。5．SPI接口特殊寄存器（1）SPICONnSPICONn（SPI控制寄
存器，n=0～1）为可读／写寄存器，地址为0x59000000/0x59000020，复位值为0x00，该寄存器控制SPI的工作模
式。SPICONn的位功能如表6.4.1所示。表6.4.1 SPICONn的位功能①刚接收到字符的MSB；②前一个发送字符的LS
B;⑧刚接收到字符的MSB；④前一个发送字符的LSB图6.4.4 SPI接口通信波形图表6.4.2 SPSTAn的位功能 （2
）SPSTAnSPSTAn（SPI状态寄存器）为可读／写寄存器，地址为0x59000004/0x59000024，复位值为0x01
。SPSTAn的位功能如表6.4.2所示。 表6.4.3 SPPINn的位功能 （3）SPPINnSPPINn（SPI引脚控制寄
存器）为可读／写寄存器，地址为0x59000008/0x59000028，复位值为0x02。SPPINn的位功能如表6.4.3所示
。当一个SPI系统被允许时，nSS之外的引脚的数据传输方向都由SPCONn的MSTR位控制，nSS引脚总是输人。当SPI是一个主设
备时，nSS引脚用于检测多主设备错误（如果SPPIN的ENMUL位被使能），另外还需要一个GPIO来选择从设备。如果SPI被配置为
从设备，nSS引脚用来被选择为从设备。SPIMIS0和SPIMOS1数据引脚用于发送或者接收串行数据。如果SPI口被配置为主设备S
PIMIS0就是主设备的数据输入线，SPIMOS1就是主设备的数据输出线，SPICLK是时钟输出线；如果SPI口被配置为从设备，这
些引脚的功能就正好相反。在一个多主设备的系统中，SPICLK、SPIMOS1、SPIMIS0都是一组一组单独配置的。（4）SPIP
REn（SPI波特率预分频寄存器）SPIPREn（SPI波特率预分频寄存器）为可读／写寄存器，地址为0x5900000C /0x5
900002C，复位值为0x00。SPPREn[7:0]设置预分频值。可以通过预分频值计算波特率，公式如下：波特率＝［fPCLK/
2］／（预分频值＋1）（5）SPTDATnSPTDATn（SPI发送数据寄存器）为可读／写寄存器，地址为0x59000010/0x
59000030，复位值为0x00，存放待SPI口发送的数据。（6）SPRDATnSPRDATn（SPI接收数据寄存器）为只读寄存
器，地址为0x59000014/0x59000034，复位值为0x00，存放SPI口接收到的数据。6．SPI接口电路在ARM开发板
上可以采用独立的SPI接口（J602），其电路如图6.4.5所示。也可以通过PCI插槽引出相应引脚，如通过PCI接口引出，见6.5
节PCI接口部分。图6.4.5 SPI接口电路 6.4.3 S3C2410A的SPI接口编程实例程序例通过S3C2410A处理
器的SPI0口发送数据，SPI1口接收数据，实验时需要把相应信号接到一起：参考程序如下：6.5 PCI接口 6.5.1 PCI
接口基本结构PCI（Peripheral Component Interconnect，外围设备互连）总线是由Intel公司推出的
一种局部总线，是当前用于系统扩展最流行的总线之一。由Intel公司联合世界上多家公司成立的PCISIG（Peripheral Co
mponent Interconnect Special Interest Group）协会致力于促进PCI总线工业标准的发展。P
CI总线规范先后经历了1.0版、2.0版和2.1版。PCI总线是地址、数据多路复用的高性能32位和64位总线，是微处理器与外围控制
部件、外围附加板之间的互连机构。它制定了互连的协议、电气、机械及配置空间规范，以保证全系统的自动配置；在电气方面还专门定义了5V和
3.3V信号与环境，特别是2.1版本定义了64位总线扩展以及66MHz总线时钟的技术规范。PCI定义了32位数据总线，并且可扩展为
64位。总线速度有33MHz和66MHz两种。改良的PCI系统PCI-X，数据传输速度最高可以达到64位＠133 MHz。PCI总
线主板插槽的体积比ISA总线插槽小，支持突发读写操作（突发数据传输），可同时支持多组外围设备。与ISA总线不同，PCI总线的地址总
线与数据总线是分时复用的，支持即插即用（plug and plug）、中断共享等功能。PCI总线在数据传输时，由一个PCI设备做发
起者（称为Master、Initiator或Master），而另一个PCI设备做目标（称为Slave、Target或Slave ）
。总线上所有时序的产生与控制都由Master发起。PCI总线在同一时刻只能供一对设备完成传输，要求有一个仲裁机构来决定谁有权拿到总
线的主控权。32位PCI总线的引脚按功能可以分为地址与数据总线、系统控制、传输控制、仲裁信号、错误报告等几类。（1）系统控制CLK
：PCI时钟，上升沿有效。RST：Reset信号。（2）传输控制● FRAME＃：标志传输开始与结束。● IRDY# ：Mas
ter可以传输数据的标志。● DEVSEL#：当Slave发现自己被寻址时设置低电平应答。● TRDY# ：Slave可以传输
数据的标志。● STOP# ：Slave主动结束数据传输。● IDSEL# ：在即插即用系统启动时用于选中板卡的信号。（3）地
址与数据总线● AD[31:0] ：地址／数据分时复用总线。● C/BE＃[3:0]：命令／字节势能信号。● PAR：奇偶校
验信号。（4）仲裁信号● REQ＃：Master用来请求总线使用权。● GNT＃：仲裁机构允许Master得到总线使用权。（5
）错误报告● PERK＃：数据奇偶校验错。● SERR＃：系统奇偶校验错。PCI总线进行读操作时序如图6.5.1所示。发起者先
置REQ#，当得到仲裁器的许可时（GNT#），将FRAME#置低电平，并在AD总线上放置Slave地址，同时C/BE＃放置命令信号
，说明接下来的类型传输。PCI总线上的所有设备都需对此地址译码，被选中的设备置DEVSEL# 以声明自己被选中。然后当IRDY#
与TRDY# 都被置低时，传输数据。Master在数据传输结束前，将FRAME＃置高以表明只剩最后一组数据要传输，并在传输完数据后
，放开IRDY＃以释放总线控制权。PCI总线发出一组地址后，理想状态下可以连续发数据，峰值速率为132MB/s。图6.5.1 P
CI总线读操作时序6.5.2 PCI接口电路一个S3C2410A系统开发板上的PCI接口电路如图6.5.2所示，图6.5.2（b
）PCI接口电路比图6.5.2（a）PCI接口电路多了NET_RXD0、NET_RXDV、EX_CS2、NET_TXD0、NET_
RXD1、NET_RXD2、NET_RXCLK、NET_TXCLK、NET_COL、NET_MDC、NET_TXD2、NET_TX
D3、SPICLK1、SPIMOSI1、BUT_INT1、NET_CRS、EX_CS1、NET_RXD3、NET_RXER、NET
_MDI0、SPIMOSI0、NET_TXEN、SPIMISO0、NET_TXD1、SPICLK0、SPIMISO1、BUT_IN
T2、NSS0、IICSCL和IICSDA等信号。（a）PCI接口电路一 （b）PCI接口电路二图6.5.2 PCI接口电路6.
6 I2S总线结构6.6.1 数字音频简介目前，数字音频系统越来越多的被应用，如CD、手机、MP3、MD、VCD、DVD、数字
电视等。常用的数字声音处理需要的集成电路包括A/D转换器和D/A转换器、数字信号处理器（DSP）、数字滤波器和数字音频输入输出接口
及设备（麦克风、话筒）等。麦克风输入的模拟音频信号经A/D转换、音频编码器编码完成模拟音频信号到数字音频信号的转换，编码后的数字音
频信号送入通过控制器送入DSP或微处理器进行相应的处理。音频输出时，数字音频信号（音频数据）经控制器发送给音频解码器，经D/A转换
后由扬声器输出。数字音频涉及的概念很多，最重要的是理解：采样和量化。采样就是每隔一定时间读一次声音信号的幅度，而量化则是将采样得到
的声音信号幅度转换为数字值。从本质上讲，采样是时间上的数字化，而量化则是幅度上的数字化。根据奈奎斯特（Nyquist）采样理论采样
频率应高于输入信号的最高频率两倍。为了保证声音不失真，采样频率应该在40kHz左右。常用的音频采样频率有8kHz、11.025kH
z、22.05kHz、16kHz、37.8kHz、44.1kHz、48kHz等，要达到DVD的音质需要采用更高的采样频率。量化是对
模拟音频信号的幅度进行数字化，量化位数决定了模拟信号数字化以后的动态范围，常用的有8位、12位和16位。量化位越高，信号的动态范围
越大，数字化后的音频信号就越接近原始信号，但所需要的存储空间也越大。声道有单声道、双声道和多声道之分。双声道又称为立体声，在硬件中
有两条线路，音质和音色都要优于单声道，但数字化后占据的存储空间的大小要比单声道多一倍。多声道能提供更好的听觉感受，不过占用的存储空
间也更大。 数字音频数据有PCM、MP3、WMA、WAV、Ogg Vorbis、RA、AAC、ATRAC 3等多种不同的文件格式。
（1）PCMPCM数字音频是CD-ROM或DVD采用的数据格式。对左右声道的音频信号采样得到PCM数字信号，采样率为44.1kH
z，，精度为16位或32位。在16位精度时，PCM音频数据速率为1.41Mb/s；在32位精度时PCM音频数据速率为2.42Mb/
s。一张700MB的CD可保存大约60分钟的16位PCM数据格式的音乐。（2）MP3MP3（全称为MPEG1 Layer-3音频文
件）是MP3播放器采用的音频格式，对PCM音频数据进行压缩编码。例如一分钟CD音质的音乐，未经压缩需要10MB的存储空间，而经过M
P3压缩编码后只有1MB左右。立体声MP3数据速率为112kb/s至128kb/s。对于这种数据速率，解码后的MP3声音效果与CD
数字音频的质量相同。MP3只能编码2个声道。（3）WMAWMA是Windows Media Audio编码后的文件格式，由微软开发
。WMA针对的是网络市场。只有在64kbps的码率情况下，WMA可以达到接近CD的音质。WMA支持防复制功能，它支持通过Windo
ws Media Rights Manager加入保护，可以限制播放时间和播放次数甚至于播放的机器等。WMA支持流技术（即一边读一
边播放），可以很轻松的实现在线广播。（4）WAVWAV由微软开发，WAV文件格式符合RIFF（Resource Interchan
ge File Format，资源互换文件格式）规范。WAV的文件头保存了音频流的编码参数，除了PCM之外，几乎所有支持ACM规范
的编码都可以为WAV的音频流进行编码。在Windows平台下，基于PCM编码的WAV是被支持得最好的音频格式。由于WAV本身可以达
到较高的音质的要求，WAV也是音乐编辑创作的首选格式，适合保存音乐素材。基于PCM编码的WAV可以作为一种中介的格式，常常使用在其
他编码的相互转换之中，例如，MP3转换成WMA。（5）Ogg VorbisOgg Vorbis（Vorbis是OGG项目中音频编码
的正式命名）是一个高质量的音频编码方案，Ogg Vorbis可以在相对较低的数据速率下实现比MP3更好的音质，而且它可以支持多声道
。Ogg Vorbis是一种灵活开放的音频编码，能够在编码方案已经固定下来后，继续对音质进行明显的调节和新算法的改良。Ogg Vo
rbis像一个音频编码框架，可以不断导入新技术逐步完善。 （6）RARA（RealAudio）格式完全针对网络上的媒体市场，具有非
常丰富的功能。RA格式可以根据听众的带宽来控制码率，在保证流畅的前提下尽可能提高音质。RA可以支持多种音频编码，其中包括ATRAC
3。和WMA一样，RA不但支持边读边放，也同样支持使用特殊协议来隐匿文件的真实网络地址，从而实现只在线播放而不提供下载的欣赏方式。
（7）APEAPE是Monkey’s Audio提供的一种无损压缩格式，压缩后的文件是与MP3一样可以播放的音频文件格式。APE的
压缩比远低于其他格式，但由于能够做到真正无损，因此获得了不少发烧用户的青睐。在现在有不少的无损压缩方案中，APE具有令人满意的压缩
比，以及飞快的压缩速度，成为发烧友的惟一选择。（8）AACAAC（Advanced Audio Coding，高级音频编码技术）是
杜比实验室为音乐社区提供的技术，声称最大能容纳48通道的音轨，采样率达96kHz。AAC在320kbps的数据速率下能为5.1声道
音乐节目提供相当于ITU-R广播的品质。AAC是遵循MPEG-2的规格所开发的技术，与MP3比起来，它的音质比较好，也能够节省大约
30%的存储空间与带宽。（9）ATRAC 3ATRAC3（Adaptive Transform Acoustic Coding3）
由日本索尼公司开发，是MD所采用的ATRAC的升级版，其压缩率（约为ATRAC的2倍）和音质均与MP3相当。ATRAC3的版权保护
功能采用的是OpenMG。 6.6.2 I2S总线结构1．I2S总线的传输模式I2S总线（I2S，Inter-IC Sound
Bus，数字音频集成电路通信总线）是Philip公司提出的音频总线协议，它是一种串行的数字音频总线协议，是音频数据的编码或解码的常
用串行音频数字接口。I2S总线只处理声音数据，其他控制信号等则需单独提供。I2S总线使用3根串行总线，分别是：提供分时复用功能的S
D线（Serial data，串行数据），WS线（Word select，字段选择（声道选择））和SCK线 （Continuous
Serial clock，连续的时钟信号）。数据的发送方和接收方需要采用相同的时钟信号来控制数据传输，数据传输方（主设）必须产生
字段选择信号、时钟信号和需要传输的数据信号。在一个复杂的数字音频系统中，可能会有多个发送方和接收方，通常采用系统主控制模式，主控制
模块控制数字音频数据在不同集成电路（设备）间的传输，数据发送方就需要在主控制模块的协调下发送数据。I2S总线的三种传输模式如图6.
6.1所示，这些模式的配置一般需通过软件来实现。（a）发送器为主设时的传输模式（b）接收器为主设时的传输模式（c）控制器为主设时的
传输模式图6.6.1 I2S总线的三种传输模式2．I2S总线时序I2S总线时序图如图6.6.2所示。图6.6.2 I2S总线时
序 （1）串行数据传输串行数据（SD）的传输由时钟信号同步控制，且串行数据线上每次传输一个字节的数据。当音频数据被数字化成二进制流
后，传输时先将数据分成字节（如8位、16位等），每个字节的数据传输从左边的二进制位MSB（Most Significant Bit
）开始。当接收方和发送方的数据字段宽度不一样时，发送方不考虑接收方的数据字段宽度。如果发送方发送的数据字段宽度小于系统字段宽度，就
在低位补0；如果发送方的数据宽度大于接收方的宽度，则超过LSB（Least Significant Bit ）的部分被截断。（2）
字段选择音频系统一般包含有左右两个声道，字段选择（WS）用来选择左声道或者右声道，WS=0表示选择左声道；WS=1表示选择右声道。
如果不在外部加以控制，WS会在MSB传输前的一个时钟周期发生变化，使数据接收方和发送方保持同步。此外，WS能让接收设备存储前一个字
节，并且准备接收下一个字节。（3）时钟信号（SCK）在I2S总线中，任何一个能够产生时钟信号的电路都可以称为主设备，从设备从外部时
钟输入得到时钟信号。I2S的规范中制定了一系列关于时钟信号频率和延时的限制。6.6.3 S3C2410A的I2S总线接口1．S3
C2410A I2S总线接口的工作方式I2S总线接口是用来连接外部的标准编解码器（CODEC）的接口。S3C2410A提供一个I2
S（Inter-IC Sound）总线接口，能用来连接一个外部8/16位立体声音频CODEC，支持I2S总线数据格式和MSB-ju
stified数据格式。该接口对FIFO的访问提供DMA传输模式，而不是采用中断模式。它可以同时发送数据和接收数据，也可以只发送或
只接收数据。在只发送和只接收模式，S3C2410A的 I2S总线接口有3种工作方式。（1）正常传输方式在正常传输方式，对于发送和接
收FIFO，I2S控制寄存器有一个FIFO就绪标志位。当FIFO准备发送数据时，如果发送FIFO不空，则FIFO就绪标志位为“1”
；如果发送FIFO为空，该标志为“0”。在接收数据时，当接收FIFO是不满时，FIFO就绪标志位为“1”，指示可以接收数据；若接收
FIFO满，则该标志为“0”。通过FIFO就绪标志位，可以确定CPU读／写FIFO的时间。（2）DMA传输方式在DMA传输方式，利
用DMA控制器来控制发送和接收FIFO的数据存取，由FIFO就绪标志来自动请求DMA的服务。（3）发送和接收方式在发送和接收方式，
I2S总线接口可以同时发送和接收数据。2．S3C2410A I2S总线接口的内部结构S3C2410A I2S总线接口的内部结构方框
图如图6.6.3所示 图6.6.3 S3C2410A I2S总线接口的内部结构方框图S3C2410A I2S总线接口各模块的功能
描述如下：● BRFC：表示总线接口、寄存器区和状态机。总线接口逻辑和FIFO访问由状态机控制。● IPSR：表示两个5位（b
it）的前置分频器IPSR_A和IPSR_B，一个前置分频器作为I2S总线接口的主时钟发生器，另一个前置分频器作为外部CODEC的
时钟发生器。● TxFIFO和RxFIFO：表示两个64字节（byte）的FIFO。在发送数据时，数据写到TxFIFO；在接收数
据时，数据从RxFIFO读取。● SCLKG：表示主IISCLK发生器。在主设模式时，由主时钟产生串行位时钟。● CHNC：表
示通道发生器和状态机。通道状态机用于产生和控制IISCLK和IISLRCK。● SFTR：表示16位移位寄存器。在发送模式时，并
行数据移入SFTR并转换成串行数据输出；在接收模式时，串行数据移入SFTR并转换成并行数据输出。3．S3C2410A I2S总线接
口的音频串行接口格式S3C2410A的I2S总线接口支持I2S总线数据格式和MSB-justified数据格式。（1）I2S总线格
式I2S总线有IISDI（串行数据输入）、IISDO（串行数据输出）、IIS-LRCK（左／右通道选择）和IISCLK（串行位时钟
）4条线，产生IISLRCK和IISCLK信号的为主设备。串行数据以2的补码发送，首先发送是MSB位。首先发送MSB位，可以使发送
方和接收方具有不同的字长度，发送方不必知道接收方能处理的位数，同样接收方也不必知道发送方正发来多少位的数据。当系统字长度大于发送器
的字长度时，数据发送时，字被切断（最低数据位设置为0）发送。接收器接收数据时，如果接收到的数据字长比接收器的字长更长时，则多的数据
位被忽略。另一方面，如果接收器收到的数据位数比它的字长短时，则缺少的位设置为0。因此，MSB有固定的位置，而LSB的位置与字长度有
关。在IISLRCK发生改变的一个时钟周期，发送器发送下一个字的MSB位。发送器发送的串行数据可以在时钟信号的上升沿或下降沿同步。
然而，串行数据必须在串行时钟信号的上升沿锁存到接收器，所以发送数据使用上升沿进行同步时会有一些限制。LR（左右）通道选择线指示当前
正发送的通道。IISLRCK既可以在串行时钟的上升沿或者下降沿改变，不需要同步。在从模式，这个信号在串行时钟的上升沿被锁存。IIS
LRCK在MSB位发送的前一个时钟周期内发生改变。这样可以使从发送器同步发送串行数据。另外，允许接收器存储前一个字，并清除输入以接
收下一个字。（2）MSB-justified格式MSB-justified总线格式在体系结构上与I2S总线格式相同。与I2S总线格
式唯一不同的是，只要IISLRCK有变化，MSB-justified格式要求发送器总是发送下一个字的最高位。IISLRCK与COD
ECLK的关系如表6.6.1所示，表中fs为采样频率。表6.6.1 IISLRCK与CODECLK的关系4．S3C2410A I
2S总线接口的寄存器利用S3C2410A I2S总线接口实现音频录放，需要对S3C2410A I2S总线接口的相关寄存器进行正确的
配置。①IISCON（I2S控制寄存器）是一个可读／写的寄存器，该寄存器有2个地址：0x5500 0000（小端／半字、小端／字、
大端／字）和0x5500 0002（大端／半字）。复位后的初始值为0x100。IISCON寄存器的位功能如表6.6.2所列。表6.
6.2 IISCON 的位功能 ② IISMOD（I2S模式寄存器）是一个可读／写的寄存器，该寄存器有2个地址：0x5500 0
004（小端／半字、小端／字、大端／字）和0x5500 0006（大端／半字）。复位后的初始值为0x0。IISMOD寄存器的位功能
如表6.6.3所列。 表6.6.3 IISMOD的位功能表6.6.4 IISPSR的位功能③ IISPSR（I2S前置分频寄存
器）是一个可读／写的寄存器，该寄存器有2个地址： 0x5500 0008（小端／半字、小端／字、大端／字）和0x5500 000A
（大端／半字）。复位后的初始值为0x0。IISPSR寄存器的位功能如表6.6.4所列。表6.6.5 IISFCON的位功能④II
SFCON（IIS FIFO控制寄存器）是一个可读／写的寄存器，该寄存器有2个地址： 0x5500 000C（小端／半字、小端／字
、大端／字）和0x5500 000E（大端／半字）。复位后的初始值为0x0。IISFCON寄存器的位功能如表6.6.5所列。⑤ I
ISFIFO（IIS FIFO寄存器）是一个可读／写的寄存器，该寄存器有2个地址：0x5500 0010（小端／半字、小端／字、大
端／字）和0x5500 0012（大端／半字）。复位后的初始值为0x0。该寄存器为I2S总线接口发送和接收数据。 5．I2S总线接
口的启动与停止（1）I2S总线接口的启动启动I2S操作，需要执行如下过程：① 允许IISFCON寄存器的FIFO；② 允许IISF
CON寄存器的DMA请求；③ 允许IISFCON寄存器的启动。（2）结束I2S总线接口的操作结束I2S操作，需要执行如下过程：①
禁止IISFCON寄存器的FIFO，如果还想发送FIFO的剩余数据，跳过这一步；② 禁止IISFCON寄存器的DMA请求；③ 禁止
IISFCON寄存器的启动。6.6.4 I2S总线接口电路S3C2410A的I2S总线接口与Philips公司的UDA1341T
S CODEC（多媒体数字信号编解码器）芯片的连接电路如图6.6.4所示。UDA1341TS可把通过MICROPHONE音频输入通
道输入的立体声模拟信号转化为数字信号，同样也能把数字信号转换成模拟信号，通过SPEADER音频输出通道输出。利用UDA1341TS
内部的PGA（可编程增益放大器）、AGC自动增益控制）功能对模拟信号进行处理。对于数字信号，UDA1341TS提供DSP（数字音频
处理）功能。S3C2410A的I2S接口线分别与UDA1341TS的BCK、WS、DATAI和SYSCLK相连。当UDA1341T
S芯片工作在微控制器输入模式时，使用UDA1341TS的L3总线（L3DATA、L3MODE和L3CLOCK），L3DATA、L3
MODE和L3CLOCK分别表示与微处理器接口的数据线（L3DATA）、模式控制线（L3MODE）和时钟线（L3CLOCK）。微控
制器通过对UDA1341TS中的数字音频处理参数和系统控制参数进行配置。S3C2410A没有与L3总线配套的专用接口，可以利用通用
I/O口进行控制。（J611的PHONE修改为SPEADER）图6.6.4 I2S总线接口与UDA1341TS的连接电路6.6
.5 I2S总线接口音频录放的编程实例[于明]本程序实例可以实现对语音的录制和播放功能，具体代码如下：1．放音（1）启动程序#i
nclude "2410addr.h"#include "2410lib.h"#include "def.h“#include "
2410iis.h"void ChangeDMA2（void）;void IIS_PortSetting（void）;void_W
rL3Addr（U8 data）;void_WrL3Data（U8 data,int halt）;void_irq DMA2_Do
ne（void）;void_irq DMA2_Rec_Done（void）;void_irq RxInt（void）;void_i
rq Muting（void）;#define L3C （1<<4） //GPB4 = L3CLOCK#
define L3D （1<<3） //GPB3 = L3DATA#define L3M （1<<2）
//GPB2 = L3MODE#define PLAY 0#define RECORD 1//#defi
ne REC_LEN 0x50000 //327,680 Bytes#define REC_LEN 0x10000
0 //1,048,576 Bytes#define DataCount 0x10000 //I
IS Master/Slave Data Rx/Tx Count#define DataDisplay 0x100
//IIS Master Data Display Count#define PollMode 0
//1: Polling Mode#define DMA2Mode 1 //1: DMA2 Mo
de#define MICGain_Amp_Sel 0 //0: Input channel 2 Amp. 1: M
IC Amp.unsigned char Buf, _temp;unsigned short rec_buf;volati
le unsigned int size = 0;volatile unsigned int fs = 0;volatil
e char which_Buf = 1;volatile char Rec_Done = 0;volatile ch
ar mute = 1;void PlayTest_Iis（void）{unsigned int save_B, save_
E, save_PB, save_PE;Uart_TxEmpty（0）; （2）PCLK降频由于IIS时钟从系统分频得到，下面的代
码将系统PCLK降到33MHz，而且降频后必须对串口重新进行初始化。ChangeClockDivider（1,1）;
//1:2:4ChangeMPllValue（0x96,0x5,0x1）; //FCLK=135.428571MHz （PCL
K=33.857142MHz）Uart_Init（33857142,115200）;Uart_Printf（"[ IIS test
（Play） using UDA1341 CODEC ]\n"）;（3）端口初始化将用到的端口保存起来，并进行端口初始化。sav
e_B = rGPBCON;save_E = rGPECON;save_PB = rGPBUP;save_PE = rGPEUP;
IIS_PortSetting（）;（4）DMA中断注册IIS采用DMA方式进行录音和播放，因此需要进行DMA中断的注册。pISR
_DMA2 = （unsigned）DMA2_Done;（5）语音数据采样获取语音数据及其大小、采样频率。rINTSUBMSK
= ~（BIT_SUB_RXD0）;rINTMSK = ~（BIT_EINT0 | BIT_UART0 | BIT_DMA2）;
//Non-cacheable area = 0x31000000 ~ 0x33feffffBuf = （unsigned c
har ）0x31000000;_temp = Buf;Uart_Printf（"Download the PCM（no ADP
CM） file by DNW（With header）!!\n"）;size = （Buf） | （Buf + 1）<<8
| （Buf + 2）<<16 | （Buf + 3）<<24;Uart_Printf（"\nNow, Downloading
...",size）;rINTSUBMSK |= BIT_SUB_RXD0;size = （Buf + 0x2c） | （Bu
f + 0x2d）<<8 | （Buf + 0x2e）<<16 | （Buf + 0x2f）<<24;size = （size
>>1）<<1;fs = （Buf + 0x1c） | （Buf + 0x1d）<<8 | （Buf + 0x1e）<<16
| （Buf + 0x1f）<<24;（6）UDA1341初始化初始化UDA1341，设置为放音模式：Init1341（PLA
Y）;（7）DMA初始化进行DMA初始化：rDISRC2 = （int）（Buf + 0x30）; //0x31000030~（
Remove header）rDISRCC2 = （0<<1） + （0<<0）; //源地址位于系统总线AHB，地址递增
rDIDST2 = （（U32）IISFIFO）; //IISFIFOrDIDSTC2 = （
1<<1） + （1<<0）; //目的地址位于外设总线APB，地址固定 rDCON2 = （1<<31）+（0<<30）+（
1<<29）+（0<<28）+（0<<27）+（0<<24）+（1<<23）+（0<<22）+（1<<20）+（size/4）;/
/1010 0000 1001 xxxx xxxx xxxx xxxx xxxx//Handshake[31],Sync PCLK
[30],CURR_TC Interrupt Request[29],//Single Tx[28], Single servic
e[27], //I2SSDO[26:24], DMA source selected[23],Auto-reload[22],/
/Half-word[21:20], size/2[19:0]rDMASKTRIG2 = （0<<2） + （1<<1） + （0
<<0）; //No-stop[2], DMA2 channel On[1], No-sw trigger[0] IIS初始化：i
f（fs==44100） //11.2896MHz（256fs）rIISPSR = （2<<5） +
2; //Prescaler A,B=2 <- FCLK 135.4752MHz（1:2:4） else
//fs=22050, 5.6448MHz（256fs）rIISPSR = （5<<5） + 5
; //Prescaler A,B=5 <- FCLK 135.4752MHz（1:2:4） rIISCON = （1<<5
） + （1<<2） + （1<<1）; //Tx DMA enable[5], Rx idle[2], Prescaler e
nable[1]//Master mode[8],Tx mode[7:6],Low for Left Channel[5],IIS
format[4],16bit ch.[3],CDCLK 256fs[2],IISCLK 32fs[1:0]rIISMOD =
（0<<8） + （2<<6） + （0<<5） + （0<<4） + （1<<3） + （0<<2） + （1<<0）;rIIS
FCON = （1<<15） + （1<<13）; //Tx DMA,Tx FIFO --> start piling....
（8）启动IIS启动IIS 。IIS启动后，将采用DMA方式播放语音数据，播放完毕后将引发中断，并重新播放语音数据。可通过按任意键
，决定播放是否结束。//IIS Tx StartUart_Printf（"\nPress any key to exit!!!\n
"）;rIISCON |= 0x1; //IIS Interface startwhile（!Uart_G
etKey（））{if（（rDSTAT2 & 0xfffff） < （size/6））ChangeDMA2（）;}其中，Chang
eDMA2（）函数根据标志位which_Buf决定是否重新播放，标志位which_Buf在中断服务函数DMA2_Done（）中设置
。（9）恢复寄存器语音播放结束后，通知IIS，并恢复寄存器。Delay（10）; //For
end of H/W TxrIISCON = 0x0; //IIS Interface stopr
DMASKTRIG2 = （1<<2）; //DMA2 stoprIISFCON = 0x0;
//For FIFO flushsize = 0;rGPBCON = save_B;rGPECON = save_E;rGPBU
P = save_PB;rGPEUP = save_PE;（10）关中断，恢复系统最后关闭中断，并恢复系统时钟。rINTMSK
= （BIT_DMA2 | BIT_EINT0）;ChangeMPllValue（0xa1,0x3,0x1）; // FC
LK=202.8MHzUart_Init（0,115200）;mute = 1;} 2．录音录音程序在初始化等动作上与放音类似，代
码如下：（1）启动程序void Record_Iis（void）{unsigned int save_B, save_E, sav
e_PB, save_PE;Uart_TxEmpty（0）;ChangeClockDivider（1,1）;
//1:2:4ChangeMPllValue（0x96,0x5,0x1）; //FCLK=135428571Hz, PCL
K=3.385714MHzUart_Init（33857142,115200）;Uart_Printf（"[ Record tes
t using UDA1341 ]\n"）;save_B = rGPBCON;save_E = rGPECON;save_PB
= rGPBUP;save_PE = rGPEUP;IIS_PortSetting（）;录音数据保存在rec_buf中：rec_
buf = （unsigned short ）0x31000000;pISR_DMA2 = （unsigned）DMA2_Re
c_Done;pISR_EINT0 = （unsigned）Muting;rINTMSK = ~（BIT_DMA2）;Init13
41（RECORD）;rDISRCC2 = （1<<1） + （1<<0）; //APB, Fix
rDISRC2 = （（U32）IISFIFO）; //IISFIFOrDIDSTC2 = （0
<<1） + （0<<0）; //AHB, IncrementrDIDST2 = （int）rec_
buf; //0x31000000 ~rDCON2 = （1<<31）+（0<<30
）+（1<<29）+（0<<28）+（0<<27）+（1<<24）+（1<<23）+（1<<22）+（1<<20）+REC_LEN
;//Handshake, sync PCLK, TC int, single tx, single service, //I2S
SDI, I2S Rx request, //Off-reload, half-word, 0x50000 half word.r
DMASKTRIG2 = （0<<2） + （1<<1） + 0; //No-stop, DMA2 channel on,N
o-sw trigger//Master,Rx,L-ch=low,IIS,16bit ch,CDCLK=256fs,IISCLK=
32fsrIISMOD = （0<<8）+（1<<6）+（0<<5）+（0<<4）+（1<<3）+（0<<2）+（1<<0）;rI
ISPSR = （2<<5）+2; //Prescaler_A/B=2 <- FCLK 135.4
752MHz（1:2:4）,11.2896MHz（256fs）,44.1KHzrIISCON = （0<<5）+（1<<4）+（1
<<3）+（0<<2）+（1<<1）;//Tx DMA disable,Rx DMA enable,Tx idle,Rx not
idle,prescaler enable,stoprIISFCON = （1<<14）+（1<<12）; //Rx
DMA,Rx FIFO --> start piling....（2）录音①开始录音。 //Rx startrIISCON |=
0x1; ②录音完毕将引发DMA2中断，如下代码等待录音结束。while（!Rec_Done）;rINTMSK = BIT_DMA
2;Rec_Done = 0; //IIS StopDelay（10）;
//For end of H/W RxrIISCON = 0x0; //
IIS stoprDMASKTRIG2 = （1<<2）; //DMA2 stoprIISFCON = 0x0;
//For FIFO flush（3）播放声音录音完毕，然后播放声音。Uart_Printf（"E
nd of Record!!!\n"）;Uart_Printf（"Press any key to play recorded d
ata\n"）;Uart_Printf（"If you want to mute or no mute push the ''EIN
0'' key repeatedly\n"）;Uart_Getch（）;size = REC_LEN 2;Uart_Printf
（"Size = %d\n",size）;Init1341（PLAY）;pISR_DMA2 = （unsigned）DMA2_Done;rINTMSK = ~（BIT_DMA2 | BIT_EINT0）;//DMA2 InitializerDISRCC2 = （0<<1）+（0<<0）; //AHB, IncrementrDISRC2 = （int）rec_buf; //0x31000000rDIDSTC2 = （1<<1） + （1<<0）; //APB, FixedrDIDST2 = （（U32）IISFIFO）; //IISFIFOrDCON2 = （1<<31）+（0<<30）+（1<<29）+（0<<28）+（0<<27）+（0<<24）+（1<<23）+（0<<22）+（1<<20）+（size/2）;//Handshake, sync PCLK, TC int, single tx, single service, I2SSDO, I2S request, //Auto-reload, half-word, size/2rDMASKTRIG2 = （0<<2）+（1<<1）+0; //No-stop, DMA2 channel on,No-sw trigger //IIS Initialize//Master,Tx,L-ch=low,iis,16bit ch.,CDCLK=256fs,IISCLK=32fsrIISMOD = （0<<8）+（2<<6）+（0<<5）+（0<<4）+（1<<3）+（0<<2）+（1<<0）;// rIISPSR = （4<<5）+ 4; //Prescaler_A/B=4 for 11.2896MHzrIISCON = （1<<5）+（0<<4）+（0<<3）+（1<<2）+（1<<1）;//Tx DMA enable,Tx DMA disable,Tx not idle,Rx idle,prescaler enable,stoprIISFCON = （1<<15）+（1<<13）; //Tx DMA,Tx FIFO --> start piling....Uart_Printf（"Press any key to exit!!!\n"）;rIISCON |= 0x1; //IIS Tx Startwhile（!Uart_GetKey（））;//IIS Tx StopDelay（10）; //For end of H/W TxrIISCON = 0x0; //IIS stoprDMASKTRIG2 = （1<<2）; //DMA2 stoprIISFCON = 0x0; //For FIFO flushsize = 0;rGPBCON = save_B;rGPECON = save_E;rGPBUP = save_PB;rGPEUP = save_PE;rINTMSK = （BIT_DMA2 | BIT_EINT0）;ChangeMPllValue（0xa1,0x3,0x1）; // FCLK=202.8MHzUart_Init（0,115200）;mute = 1;} 第6章 思考题与习题1.简述串行数据的通信模式。2.简述串行通信同步通信和异步通信的特点。3.简述RS-232C接口的规格、信号、引脚功能和基本连接方式。4.简述RS-232、 RS-422和RS-485的特点。5.简述UART的字符传输格式。6.分析图6.1.5所示S3C2410A的UART内部结构与功能。7.简述S3C2410A的UART的操作模式与功能。8.与S3C2410A UART相关的专用寄存器有哪些？各有什么功能？9.简述UART行控制寄存器的位功能。10.简述UART控制寄存器（UCONn）的位功能。11.简述UART FIFO控制寄存器（UFCONn）的位功能。12.简述UART Modem控制寄存器（UMCONn）的位功能。13.登录www.maxim-ic.com，查阅MAX232的有关资料，分析其内部结构、引脚端功能、应用电路和编程方法。14.登录www.maxim-ic.com，查阅MAX487的有关资料，分析其内部结构、引脚端功能、应用电路和编程方法。15.简述I2C总线的工作模式、传输过程、信号及数据格式。16.分析图6.2.3所示S3C2410A的I2C总线内部结构和功能。17与S3C2410A I2C总线操作有关的寄存器有哪些？各有什么功能？ 18.简述IICCON（I2C总线控制寄存器）的位定义。19.简述IICSTAT（I2C总线控制/状态寄存器）的位定义。20.简述IICADD（I2C总线地址寄存器）的位定义。21.简述IICDS（移位数据寄存器）的位定义。22.登录www.samsung.com，查阅KS24C080C的有关资料，分析其内部结构、引脚端功能、应用电路和编程方法。23.简述USB总线的主要性能特点。24.一个USB系统可以分为几部分来描述？25.简述USB总线物理接口的组成。26.USB采取哪些措施来提高它的健壮性？27.分析图6.3.1所示S3C2410A的USB主机控制器内部结构和功能。28.分析图6.3.2所示S3C2410A的USB设备控制器内部结构和功能。29.登录www.samsung.com，查找S3C2410A用户手册，了解USB主机控制器的OHCI寄存器的内部结构和编程方法。30.登录www.samsung.com，查阅KS24C080C的有关资料登录www.samsung.com，查找 S3C2410A用户手册，了解USB设备控制器寄存器的内部结构和编程方法。 31.简述SPI接口基本原理与结构。32.分析图6.4.3所示S3C2410A的串行外围设备接口内部结构和功能。 33.简述SPI模块的编程步骤。34.与S3C2410A SPI接口有关的特殊寄存器有哪些？各自的功能？35.32位PCI总线的引脚按功能可以分为哪几类？36.分析图6.5.1所示 PCI总线读操作时序，说明其读操作过程。37.数字音频数据有哪些文件格式？各有什么特点？38.I2S总线有几种传输模式？各有什么特点？39.分析图6.6.2所示I2S总线时序图，说明其操作过程。40.S3C2410A的 I2S总线接口有几种工作方式？各有什么特点？41.分析图6.6.3所示S3C2410A I2S总线接口的内部结构和功能。42.分析I2S总线格式与MSB-justified格式的同异。43.与S3C2410A I2S总线接口相关寄存器有哪些？各有什么功能？44.简述I2S总线接口的启动与停止过程。45.登录www.semiconductors.philips.com，查阅UDA1341TS的有关资料，分析其内部结构、引脚端功能、应用电路和编程方法。 |
|
