| 共 9 篇文章 |
|
DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）Rtt: Dynamic ODT.DDR3引入的新特性。AMD方面则要积极得多，与当年对DDR2内存的暧昧形成鲜明对比，这显然与AM2平台CPU在DDR2内存下表现不尽如人意有关：要表现出AMD CPU从DDR平台迁移到DDR2平台的优势，其对DDR2内存频率提高的要求比Intel Core更甚，但现阶段以DDR2 533/667为主的内存市场... 阅12 转自cz81 公众公开 14-07-25 14:03 |
阅112 转0 评0 公众公开 14-07-23 15:21 |
DDR电源设计简介1. 电源 DDR的电源可以分为三类：（1）主电源VDD和VDDQ， 主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用。3. 数据和DQS DQS信号相当于数据信号的参考时钟，它在走线时需要保持和CLK信号保持等长。DQS在DDR2以下为单端信号，DDR2可作为差分信... 阅799 转7 评0 公众公开 14-07-15 16:34 |
第一节 内存的存取原理及难以逾越的频障
第二节 内存的存取原理及难以逾越的频障 阅2 转自90382730 公众公开 14-06-30 14:19 |
内存参数终极优化之DDR篇在一些超频的文章中经常介绍到内存的时序设置，如“2-3-3-5”、“2-3-3-6”这一类的数字序列，这些是什么意思呢？优化内存是通过调节BIOS中几个内存时序参数来实现的，如图：1、对内存的优化要从系统整体出发，不要局限于内存模组或内存芯片本身的参数，而忽略了内存子系统的其他要素。而CPU对内存的寻址，一次就是一个... 阅587 转2 评0 公众公开 14-01-17 19:31 |
DDR3 内存带宽计算内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。需要补充的一点是，内存有三种不同的频率指标，它们分别是核心频率、时钟频率和有效数据传输频率。也就是说DDR3-800内存的核心频率只有100MHz，其I/O频率为400MHz，有效数据传输频率则为800MHz。下面计算一条标称DDR3 1066的内存条在默认频率下的带宽... 阅148 转0 评0 公众公开 14-01-17 19:26 |
计算机频率、内存相关杂谈。( 其实关于上面两点，网上有很多说法，没有个准，也有说应该是外频要和内存核心频率匹配的，也有说要跟外部时钟频率匹配的， 对于拖 cpu 后腿的说法，有的人认为只要带宽匹配就行了，他们举的例子都是 DDR 内存，由于 DDR 内存核心频率和外部时钟频率一致，因此也完全看不出来是否一定要频率一致，到底以哪个频率一... 阅172 转3 评0 公众公开 14-01-17 19:25 |
DDR内存的终极优化2——认清影响内存性能的关键。其实，缩小 tRAS 的本意在于，尽量压缩行打开状态下的时间，以减少同 L-Bank 下对其他行进行寻址时的冲突，从内存的本身来讲，这是完全正确的做法，符合内存性能优化的原则，但如果放到整体的内存系统中，伴随着主板芯片组内存页面控制管理能力的提升，这种做法可能就不见得是完全正确的，在下... 阅604 转8 评0 公众公开 13-05-13 18:58 |
DDR内存的终极优化1——正确认识时序参数。寻址的流程也就是——先指定L-Bank地址，再指定行地址，然后指列地址最终的确寻址单元。广义的tRCD以时钟周期（tCK，Clock Time）数为单位，比如tRCD=2，就代表延迟周期为两个时钟周期，具体到确切的时间，则要根据时钟频率而定，对于PC100 SDRAM（时钟频率等同于DDR-200），tRCD=2，代表20ns的延迟，... 阅453 转5 评0 公众公开 13-05-13 18:57 |
