他的首页
他的馆藏
他的动态
馆友反馈
关于他
| 共 20 篇文章 |
|
在BARs页面中，会有PCIe to AXI Lite Master Interface一栏，众所周知主机访问地址与下位机实际控制地址是不一样的，所以PCIe to AXI Lite Master Interface这个接口就是将上位机地址与下位机地址进行一个映射，将两部分联系起来，比如在这一栏中设置0x80000000，那么实际的意义就是bar的0地址对应的是外设的0x80000000地址，当上位机对0地址进... 阅1012 转0 评0 公众公开 22-11-22 22:27 |
PCI功能号：指定设备上，pci设备的功能ID， 一个pci 物理设备可以实现多个功能设备，且逻辑功能相互独立，Function Number占用3位，所以每个物理设备最多支持8个功能。为了兼容PCI，PCIe的配置空间前256字节与PCI保持一致，256~4096字节是pcie 扩展配置空间，包含pcie的扩展能力如AER。Secondary Bus Number： 存放当前PCI桥Secondary Bus使用... 阅3160 转8 评0 公众公开 22-10-26 19:27 |
PCIe高级特性如Hotplug, AER,DPC, PME服务。PCIe port drivers提供了PCIe高级特性，如Hotplug, AER,DPC, PME服务。pcie port bus driver: 是pcie port的四个service代码的整合， 四个service主要指的是pcie dpc/pme/hotplug/aer，对应的是drivers/pci/pcie/*。aer，即用户空间辅助工具aer inject，支持PCIe AER软件错误注入。 阅1431 转3 评0 公众公开 22-10-08 20:19 |
PCIE命令lspci 和一些调试信息。[1.157185] rockchip-pcie f8000000.pcie: no vpcie3v3 regulator found[1.157207] rockchip-pcie f8000000.pcie: no vpcie1v8 regulator found[1.157223] rockchip-pcie f8000000.pcie: n vpcie0v9 regulator found[1.691995] rockchip-pcie f8000000.pcie: PCIe link training gen1 timeout![1.692059] rockch... 阅3845 转5 评0 公众公开 22-10-03 15:38 |
What is PCIE iATU?它将PCI地址转换为设备内部地址。如果这个内部地址空间不同于PCI域的地址。如果主机想要直接访问您的卡DDR，它需要您卡上的iATU将PCI地址转换为内部地址。总之，可以理解为：PCI地址==PCI域的地址。在设备上，iATU支持两种映射模式，地址匹配模式和BAR匹配模式。一般来说，如果您的卡具有SoC，SoC上的FW将使用BAR匹配模式配... 阅1187 转1 评0 公众公开 22-10-03 12:26 |
[原]pcie基础知识(三) pcie基础知识(三)本文主要介绍：rk3399 PCIe设备枚举之rc设备资源识别分析。基于对韦东山老师的PCIe学习专题所做的学习总结。1. 设备配置空间。在《PCI Express Technology 3.0.pdf》一书的figure 4-2展示了PCIe 设备和switch（or bridge）的配置空间图示； 阅1780 转3 评0 公众公开 22-10-01 23:25 |
[原]pcie基础知识(二) }pci_scan_single_device：struct pci_dev *pci_scan_single_device(struct pci_bus *bus, int devfn){struct pci_dev *dev;dev = pci_get_slot(bus, devfn);if (dev) { pci_dev_put(dev); return dev;}dev = pci_scan_device(bus, devfn);if (!dev) return NULL;pci_device_add(dev, bus);return dev;}static struct pci_dev *pci_sc... 阅3368 转3 评0 公众公开 22-10-01 23:21 |
2. 从Trace中看到，Upstream(Virtex-6)在Detect状态检查到RX存在之后，进入了Polling.Active状态，但是，之后由于一直未收到从Downstream下发的TS1序列，于是，就进入了Polling.Compliance状态. 此时，Upstream Lanes处于Electrical Idle。Downstream回到Dectect状态之后，就开始重新进行链路训练，在重新链路训练中，这次在Polling.Active状态... 阅1 转自kevin__xu 公众公开 22-09-29 15:39 |
【博文连载】PCIe扫盲——链路初始化与训练基础（一）在系统复位后，会自动进行链路训练，以达成以下目标：位锁定（Bit Lock）、字符锁定（Symbol Lock，Gen1 &Gen2 Only）、块锁定（Block Lock，Gen3 Only）、确定链路宽度（Link Width）、通道位置翻转（Lane Reversal）、信号极性翻转（Polarity Inversion）、确定链路的数据率（Data Ra... 阅1 转自ChinaAET 公众公开 22-09-29 15:37 |
