| 共 147 篇文章 |
|
8 / 10um.35um.Gold, Nickel, Copper, PalladiumNi 厚度: 5~6.5um ENIG/ENEPIGGold, Nickel, Palladium, CopperNi 厚度: 0.1um Thin Ni ENEPIG* ENIG : Electroless Nickel Immersion Gold* ENEPIG : Electroless Nickel Electroless Palladium Immersion Gold.8/8um* 从CPU 14? : 8层, 14.5um LtP到 CPU 10? : 10层, 14um LtP，基板生产难度增... 阅1 转自周玉刚 公众公开 23-08-24 10:44 |
判决反馈均衡DFE(下）在前文判决反馈均衡器DFE(中）中我们对SerDes Rx部分进行纯Verilog-A的建模，并重点分析了DFE这个小系统。8.模型结果说明这里着重介绍下DFE相关的模型，涉及到模拟部分的Verilog-A建模和算法的Verilog或者Verilog-A实现。图4列出了DFE模拟模块，包含加法器，动态比较器，乘法器，延迟单元，多路选择器，数据对齐（Align）... 阅342 转4 评1 公众公开 22-05-19 16:07 |
判决反馈均衡器DFE(中）图3收敛过程如动图4所示。图14自适应滤波器如图15，简单来讲，就是通过调整滤波器，使滤波器输出信号和目标信号接近或者相等。我们知道前述梯度是误差平方期望的梯度，如果我们用瞬时误差梯度代替期望误差梯度，则可以简化迭代过程为LMS算法实现，如图20所示。图23图24是简单的一阶DFE传递函数及零极点分布，可以看到信... 阅1045 转5 评0 公众公开 22-05-19 16:06 |
let((cvId inst_sel bbox_x0 bbox_y0 bbox_x1 bbox_y1 new_x0 new_y0 new_x1 new_y1 obj_list obj_list_index)bbox_x0=nth(0 nth(0 inst_sel~>bBox))bbox_y0=nth(1 nth(0 inst_sel~>bBox))bbox_x1=nth(0 nth(1 inst_sel~>bBox))bbox_y1=nth(1 nth(1 inst_sel~>bBox))geSelectArea(hiGetCurrentWindow() list(list(bbox_x0 bbox_y0... 阅674 转2 评0 公众公开 22-05-19 16:06 |
图7是相对于图5结构对应的半速率实现形式，图中包含了h1和h2的时序路径中包含的各时间参数，以及需要满足的时序约束。图8图9和图10为半速率预判式DFE结构，通过将h1提前进行加减，可以节约Tap1路径的时间，增大时序裕量。当该结构采用半速率，Data采样共需要8个Slicer。因为时钟周期的一半是复位状态，因此需要剩余的半个时钟周期内完成采样量... 阅1671 转9 评0 公众公开 22-05-19 16:06 |
线性均衡CTLE（下）对于输出噪声，这里我们给一个典型的CTLE输出噪声曲线。在一些RX AFE的架构设计中，端接之后会紧跟CTLE，其作为RX前端的重要模块，对信噪比的影响，有点类似RF中的LNA，我们可以考虑借鉴RF中的指标噪声系数，来表征CTLE对信噪比的恶化程度。图11是典型CTLE的仿真曲线，结果表明噪声系数随着频率会逐渐减小，说明CTLE本身低频... 阅1427 转12 评0 公众公开 22-05-19 16:06 |
如图7所示，无源结构CTLE的一种实现方式就是通过电阻电容的结构实现，低频增益由电阻比例决定，高频增益由电容比例决定，其零极点表达式如图中所示。图8(b)的结构中通过并联电感峰化的方式，同样可以提高输出寄生节点的带宽（无源电感通常会占用一定的面积），从而改善图8(a)中的输出极点的影响。图23给出了一个例子，某一损耗为12dB的信道，经... 阅2743 转18 评0 公众公开 22-05-19 16:05 |
图11是一个典型的信道输入信号的脉冲分解。还有一些叠加信号，黄色是仅前3个+脉冲的叠加结果，蓝色为前6个+脉冲的叠加，红色为前6个+脉冲加第7个-脉冲的叠加结果，黑色为全部8个脉冲的叠加结果。从图12比较明显地观察到，前6个+脉冲和第8个+脉冲的影响，导致第7个-脉冲的幅度裕量（和0电压比较）很小了。图13给出-14.4dB@5GHz信道的脉冲响应，... 阅541 转6 评0 公众公开 22-05-19 16:05 |
相位噪声的产生和电路中热噪声，闪烁噪声等相关。其实知道了相位噪声的曲线，按照图5公式，也就是对功率谱密度积分得到单边带功率的一半，乘以2得到积分频段的总相位噪声功率。图9给出了图8相位噪声不同坐标表示的对比，从线性-线性坐标中看到100KHz以下的噪声功率有比较大的分量。抖动和幅度噪声都会使数据的传输存在出错的概率，而抖动对误码... 阅384 转2 评0 公众公开 22-05-19 16:05 |
周期抖动(Period Jitter)是一个衡量时间段不确定性的概念，定义为实际时钟和理想时钟的周期偏差，同样可以表示为离散事件随机变量。由于时钟树网络的非理想，根时钟CK经过不同的时钟buffer到达图中触发器的时钟端分别为CK1和CK2，并且都和CK存在不同的歪斜时间（Skew time），将CK的第一个上升沿作为初始时刻0。即如果时钟CK非理想，图中t1时间... 阅163 转3 评0 公众公开 22-05-19 16:04 |
