| 共 93 篇文章 |
|
dsp处理器一般哪里用。dsp的应用范围。随着dsp运算速度的进一步提高和软件开发环境的改进，可编程dsp将会成为主流而取代某些专用芯片，或者用户将自己开发的软件，驻留在可编程dsp上而成为专用芯片。总之，在dsp的应用中，通信领域占56.1％，dsp在通信领域将大有可为，值得从事通信产品开发的科技人员密切注意。目 前 DSP 正处于一个高速发展的... 阅896 转4 评0 公众公开 18-05-15 11:39 |
Burst传输Split事务处理单周期master移交单一时钟沿操作无三态更宽的数据总线配置（64/128）流水线操作可支持多个总线主设备（最多16个）2. AHB总线的组成 AHB总线由Master、Slave和Infrastructure构成。总线统一规划slave的地址，译码器根据地址和控制信号确定哪个slave与master进行数据通信。为避免出现三态总线，AHB将读写总线分开，写... 阅891 转3 评0 公众公开 18-04-13 16:25 |
基于DSP和FPGA的机器视觉系统设计与实现。FPGA接收视频的行、场同步及亮度信号，并在FPGA中进行图像的预处理，可以在FPGA中进行二值化、sobel边缘分割、中值滤波。wire[10:0] temp1，temp2，temp3，temp4;assign temp1 = temp[1] + temp[2] + temp[3];assign temp2 = temp[7] + temp[8] + temp[9];assign temp3 = temp[1] + temp[4] + temp[7];... 阅52 转1 评0 公众公开 18-02-28 13:14 |
FPGA区别于ASIC设计属于硬件设计的范畴ASIC是硬件全定制FPGA是硬件半定制. 具体来说ASIC整个电路都由设计师设计的,用多少资源设计多少资源 一般多用于产品设计. FPGA资源事先由厂商给定,例如Altera Xilinx等都提供不同系列的FPGA芯片,设计师可以在给定资源下做硬件设计开发.但FPGA同样可以完成这些功能，并且FPGA是并行工作的，现在很多FPGA内... 阅60 转0 评0 公众公开 18-02-28 13:12 |
【STM32最强F7探索大冒险】STM32Cube的使用。1、图形配置工具STM32CubeMX，用户可以通过此工具图形化配置STM32芯片的接口和引脚。下面将一步步介绍STM32Cube的使用方法，首先去官网下载一个STM32CubeMX，安装时提示需要安装Java组件，那么就在线安装，安装好后安装STM32Cube，下载安装完成后，点击菜单栏的Project->Generate Code，产生工程... 阅126 转0 评0 公众公开 17-10-25 11:59 |
void lesson_c(short *xptr, short *yptr, short *zptr, short *w_sum, int N){//保证内存装载的带宽 WORD_ALIGNED(yptr); w1 = zptr[0]; w2 = zptr[1]; #pragma MUST_ITERATE(48, , 2); //factor=2, 可以铺开代码 for (i = 0; i <N; i++) { w_vec1 = xptr[i] * w1; w... 阅100 转1 评0 公众公开 17-10-16 14:28 |
CCS4 Profile 统计各个参数意义。1、在菜单栏的Tools->profile-> Setup Profile Data Collection ;在出来的Profile Setup 中选择新建，然后新建一个Configuration ，再在右边的Activities 中勾上Profile alll Function for Total Cycles;Excl Count Min: 最小消耗的时间。Excl Count Max:最大消耗的时间。Incl Count Max:最大消耗的时间... 阅65 转0 评0 公众公开 17-10-14 10:58 |
应用级优化 （application-level optimization) 1) 合理设置cache大小，尽量将DMA用到的buffer开在片内RAM上 2) 将一般性程序代码和数据放到片外RAM，将DSP型代码和数据放到L2RAM。3.3避免L1P read miss 这种情况发生在一个循环体中有两个或以上的函数要执行，要利用#pragma DATA_SECTION伪指令将和CMD文件将其在内存中相邻定位，这样不会发生... 阅31 转0 评0 公众公开 17-10-14 10:29 |
Cache 主要由 Cache Tag，Cache 存储体，Cache 控制模块组成。Cache Tag 主要用来记录 Cache 存储体中数据的位置和判断 Cache 内数据是否命中；Cache 的状态信息位包括有效位，脏位，锁定位，只读位，LRU 位等等Cache 状态信息位记录该 Cache Line 的状态，比如有效位是用来判断该 Cache Line 是否有效的；直接映射中，主存按照 Cache 空间大小... 阅3893 转4 评0 公众公开 17-10-14 10:23 |
".vectors" > VECS .bss > DSPL2RAM .cinit > DSPL2RAM .cio > DSPL2RAM .const > DSPL2RAM .stack > DSPL2RAM .sysmem > DSPL2RAM .text > DSPL2RAM .switch > DSPL2RAM .f... 阅196 转0 评0 公众公开 17-10-14 10:17 |
