| 共 8 篇文章 |
|
以ADC+FPGA为例，FPGA作为ADC信号的接口，接收ADC采集的数据。在实际中，如果ISE的时序报告告诉你能够满足你的时序约束，然而FPGA程序在实际运行的时候却发现存在时序问题（例如ADC采集信号有毛刺等），这说明你在UCF中指定的时延关系并不正确！TIMEGRP "adc_data" OFFSET = IN 1.57ns VALID1.55ns BEFORE "adc_clk_p" RI... 阅237 转0 评0 公众公开 17-10-22 09:42 |
阅462 转1 评0 公众公开 17-10-20 09:29 |
是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被稳定的打入触发器，Tsu就是指这个最小的稳定时间。触发器输出的响应时间，也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化，也即触发器的输出延时。在第一个时钟上升沿，前边的触发器采集D1信号，将高电平打入触发... 阅239 转2 评0 公众公开 17-10-11 14:32 |
3. 除了用CLKDLL或DCM产生的时钟外不要在内部产生时钟这包括产生门控时钟和分频时钟。IOB 寄存器IOB寄存器提供了最快的时钟到输出和输入到时钟的时延。对于输出寄存器，在寄存器和管脚之间也不能有组合逻辑存在。对于三态输出，在IOB中的所有的寄存器必须使用同一个时钟信号和复位信号，而且IOB三态寄存器必须低电平有效才能放到IOB中（三态缓... 阅85 转0 评0 公众公开 17-10-11 14:23 |
二者共同的出发点是A的上升沿，因为A位于时钟通路上,FF1的时钟经过A点到达FF1-C点，在FF1-C上升沿打开FF1，然后数据才能从FF1-Q输出，进而传递到FF2-D。现在在回头分析data path和clk path，假设t0时刻FF1采集到数据并传递给FF2，那么FF2只要在t10上升沿采到数据即可，所以数据有一整个Tperiod的时间来传递到FF2-D端。公式为： Tclk_delay_FF... 阅446 转2 评0 公众公开 17-10-11 14:21 |
阅1239 转8 评0 公众公开 17-09-28 18:51 |
