| 共 12 篇文章 |
|
因此我们可以根据建立时间裕量的定义，得到：Tsetup margin = Tclk tot -Tdata tot -Tsetup将前面的相应等式带入可得：Tsetup marin = Tcycle + Tco clka + Tflt clka -Tjitter -Tco clkb -Tflt clkb -Tco data -Tflt data -Tsetup我们定义时钟驱动器(PLL)的两个时钟输出之间的偏移为Tclock Skew ，两根CLOCK走线之间的时钟偏移为TPCB Skew ，... 阅737 转54 评0 公众公开 08-11-18 17:55 |
set_false_path1.3). test function logic path : for one real chip , we should haveenough logic for scan test or BIST test, or JTAG test, weshould seperate STA as scan test, function test, at-speed test andBIST test.So in each case, we should set different test mode enable,and set other path as false path. 阅606 转3 评0 公众公开 08-11-15 13:56 |
凭借杂志的名气和内容，电子产品世界网站也有很好的表现，尤其最近这个网站进行了改版，加强了互动性，其内容质量也得到了提升，有比较大的发展潜力。8、 电子系统设计http://www.ed-china.com电子系统设计网站虽然推出的历史不长，但是它的合作方Penton是美国排行第三的专业媒体，其内容风格是突出实用设计，电子系统设计网站也继承了这个... 阅9729 转1354 评5 公众公开 08-11-14 16:47 |
其语法如下：object /* synthesis syn_isclock = 0|1 */ ;其中object是黑盒的input port例如：module ram4(myclk, out, opcode, a, b) /* synthesis syn_black_box*/;output [7:0] out;input myclk /* synthesis syn_isclock = 1 */;input [2:0] opcode;input [7:0] a, b;/* Other coding */syn_keep保证被指定的wire在综合中保持不动，不会被... 阅2221 转19 评0 公众公开 08-11-13 18:31 |
11） 项目案例：中、低端路由器等三．硬件PCB图设计目的：通过具体的项目案例，进行PCB设计全部经验揭密，使你迅速成长为优秀的硬件工程师1） 高速CPU板PCB设计经验与精华；2） 普通PCB的设计要点与精华3） MOTOROLA公司的PowerPC系列的PCB设计精华4） Intel公司PC主板的PCB设计精华5） PC主板、工控机主板、电信设备用主板的PCB设计经验精华；... 阅311 转12 评0 公众公开 08-11-07 18:22 |
不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口RAM，握手信号等。例如：时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的同步器同步后，... 阅1092 转70 评0 公众公开 08-11-07 09:40 |
perl文件操作Perl 小技巧：文件操作 取自 PerlChina.org - wikiPerl小技巧：文件操作。:) 代码讨论：尖括号 <>对文件句柄进行操作，在标量上下文中它将返回文件的下一条记录，在数组上下文中它将返回所有的记录。在上面的例子中，我们用一个字符串来代表一个以附加模式打开的文件句柄，它指向名为 debuglog.txt 的文件，另一个参数是系统... 阅2488 转20 评0 公众公开 08-11-04 12:50 |
该工具是实现通用逻辑和高性能数据路径综合、DFT分析和插入、物理综合、功率优化以及静态时序分析的统一环境。全增量多模式时序分析 层次化的时序约束 时序和ESP(增益)报告传递给第三方流程。增益校准 逻辑重构和克隆 处理重负载的缓冲 布局过程中的架构交换 增量寄生提取和静态时序分析 结构化的ASIC特殊单元映射(可选项) 结构化的ASIC约束驱... 阅198 转0 评0 公众公开 08-11-03 11:11 |
零翻转编码地址总线SoC的低功耗设计。一般而言,总线的功耗占SoC总功耗的10%~80%;一个已经对内部电路优化过的SoC,总线功耗约占50%[1]。零翻转编码法利用降低总线的电平翻转次数,来降低总线功耗。① 计算bt-1+Stride,比较bt与bt-1+ Stride; ② 如果bt=bt-1+Stride,表明是连续寻址,那么Bt= Bt-1,置INC=1; ③ 如果bt bt-1+Stride,表明是不... 阅194 转3 评0 公众公开 08-11-02 11:54 |
不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口RAM，握手信号等。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲... 阅1297 转46 评0 公众公开 08-10-31 12:45 |
