| 共 22 篇文章 |
|
FPGA复位的可靠性设计方法。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。(1)异步复位的作用和释放与时钟沿并无直接关系，异步复位生效时问题并不明显;但当释放异步复位时，若异步复位信号释放时间和时钟的有效... 阅1 转自goandlove 公众公开 18-02-09 15:11 |
如果你用过Signaltap，就会发现，每次都要综合整个工程，再下载代码，然后才可以使用Signaltap，这说明了Signaltap是由一些逻辑电路组成，而不是仿真。就是因为Signaltap不带频率计的功能（下面在Signaltap内部原理有讲述）。首先，要把signaltap运行起来，采集到数据。上图是signaltap的内部结构图，它是利用JTAG边界扫描的原理来读取FPGA内部... 阅38 转0 评0 公众公开 18-01-28 22:25 |
signaltap II基本操作步骤。SignalTapII在时钟的上升沿采样，可以使用设计系统中的任何信号作为采样时钟，根据Altera公司的建议最好使用同步系统全局时钟作为采样时钟。触发条件即只有当触发信号（source处选择的信号处选择的信号处选择的信号处选择的信号）发生变化时，pattern处选择的变化：高电平、低电平、上升沿、下降沿、上/下变化沿，si... 阅1858 转1 评0 公众公开 18-01-28 21:55 |
Quartus II 中的SignalTap II 的使用。(2)如果是想看在某个模块接口的信号，那就选择Singal Tap II:pre_synthesis.clock:选择驱动时钟，这个时钟要是你想看的那个信号的时钟的两倍以上，这个可以用PLL设置出一个时钟，以供来做驱动时钟。9.当不用Singal TapII时一定要记得手动屏蔽他,否则占用资源空间，屏蔽方法：在Quartus II中工具栏找到Assi... 阅883 转2 评0 公众公开 18-01-28 21:49 |
clock为采样信号，用这个信号来抓取波形，一般选取系统中最快的信号（当然有更合适的也可以，这个也受制于采样深度和实际采样信号）。Trigger:Pre：存放的波形中，有12％是触发条件满足前的波形，88％是触发条件满 足后的波形Center：触发条件满足前后的波形各占一半Post：与Pre相反，88％是触发条件满足前的波形，有12％是触发条件满 足后的波... 阅12 转0 评0 公众公开 18-01-28 20:45 |
ASCII第一次以规范标准的型态发表是在1967年，最后一次更新则是在1986年，至今为止共定义了128个字符，其中33个字符无法显示（这是以现今操作系统为依归，但在DOS模式下可显示出一些诸如笑脸、扑克牌花式等8-bit符号），且这33个字符多数都已是陈废的控制字符，控制字符的用途主要是用来操控已经处理过的文字，在33个字符之外的是95个可显示的... 阅418 转0 评0 公众公开 18-01-28 20:06 |
串口发送数据。在使用串口发送数据时可以选择字符串发送或者十六进制发送，通常情况下我们习惯选用字符串发送数据。我们在用串口发送数据的时候首先将待数据转换为对应的ASCII码，然后再将这些ASCII码按照二进制的方式一位一位的发送出去。串口以字符串发送数据，首先将字符串转化为二进制，格式如下：然后按照8位（串口设置数据位为8位）形式... 阅183 转0 评0 公众公开 18-01-28 20:02 |
【开源骚客】《轻松设计SDRAM控制器》第九讲。1.写SDRAM， 串口发送4个字节的数据所需时间太长， 而SDRAM写入数据的时间极短， 需使用FIFO缓存待写入的数据；2.读SDRAM， 需将从SDRAM中读出的数据发送到上位机， SDRAM读出速度远大于串口发送数据的速率， 需使用FIFO缓存已从SDRAM中读出的数据。《SDRAM那些事儿 第一季-轻松设计SDRAM控制器》... 阅46 转0 评0 公众公开 18-01-26 16:58 |
竞争：由于信号在传输和处理过程中经过不同的逻辑门、触发器或逻辑单元时产生时差，造成信号的原变量和反变量状态改变的时刻不一致，这种现象称为竞争（Race）。时序逻辑电路中，产生竞争冒险的原因主要有两个方面：1，组合逻辑电路部分可能发生的竞争冒险现象。（1）修改电路法（加D触发器）（2）信号同步法（3）信号延时同步法（4）灵活运用... 阅222 转0 评0 公众公开 18-01-22 18:23 |
而当毛刺信号成为系统的启动信号、控制信号、握手信号，触发器的清零信号(CLEAR)、预置信号(PRESET)、时钟输入信号(CLK)或锁存器的输入信号就会产生逻辑错误。上述方法的一个缺点是必须人为的保证sample信号必须在合适的时间中产生，另一种更常见的方法是利用D触发器的D输入端对毛刺信号不敏感的特点，在输出信号的保持时间内，用触发器读取组... 阅93 转0 评0 公众公开 18-01-22 18:23 |
