| 共 11 篇文章 |
|
在pads如何进行快速拼板？4、现在进行纵向拼版，右键shape，框选第3步中的所有板框，按右键点Step and repeat, 如图所示：count表示要复制的个数，distance填板子的宽度（注意：由于板子纵向有USB头所以上下增加了2.5mm的板间距）纵向拼版效果如图:8、拼完之后，全选Ctrl+C，退出decal编辑界面，回到PCB编辑界面，Ctrl+V把拼版文件粘贴下来与之... 阅1 转自ZGJackliu 公众公开 18-08-03 10:08 |
Original Design File与New Designwith Changes表示两个对比的文件，格式可以是PCB或ASC，对于不是PADS Logic绘制的原理图可以用ASC进行对比。选择UseCurrent PCB File表示将当前打开的PCB文件作为对比文件之一。比如，我们使用的软件版本为PADS 9.x，而客户使用的软件为PADS 2005，由于版本过低，客户无法查看我们发出的原文件（.pcb），这时... 阅548 转11 评0 公众公开 18-05-12 22:30 |
第11章 常用无模命令图解（17）2、使用带参数的命令时，参数与命令之间均加上空格进行分隔，如果没有命令冲突，则参数与命令之间的空格在PADS Layout中可有可无，但PADS Router执行中必须加上，否则命令执行可能无效。八九、在线设计规则检查命令（On-Line DRC）命令-DRP-DRW-DRI-DRO.无模命令【N-】：当你用上面的命令依次高亮多个网络后，执... 阅420 转8 评0 公众公开 18-05-12 22:30 |
三五、遗留项目的原理图与PCB不同步，怎么办？为更好地理解layout.rep文件，我们不会（也不需要）给出原理图与PCB的原文档，直接阅读layout.rep的内容即可推断出原理图与PCB差别在哪里。在实际应用中，通常都是将以PCB作为标准去修改原理图（也就是说，在维护两者同步时，PCB文件是完全不可以修改的，因为PCB文件可能已经生产批量了，只能以PCB... 阅416 转14 评0 公众公开 18-05-12 22:30 |
我们把在PADS Layout中使用的图形为PCB Decal（PCB封装），而PADSLogic中使用的图形称为CAEDecal（逻辑封装），但PADSLayout或PADS Logic并不是直接调用封装，而是使用元件类型（Part Type）对这两种图形进行统一管理。要正确使用PADS Layout的功能，必须正确地理解PADS系统的元件管理机制，也就是要理解元件类型（Part Type）、逻辑封装（CAE ... 阅652 转10 评0 公众公开 18-05-12 22:29 |
以底片来看，要保留的线路或铜面是黑色的，而不要部份则为透明的，同样地经过线路制程曝光后，透明部份因干膜阻剂受光照而起化学作用硬化，接下来的显影制程会把没有硬化的干膜冲掉，接着是镀锡铅的制程，把锡铅镀在前一制程（显影）干膜冲掉的铜面上，然后作去膜的动作（去除因光照而硬化的干膜），而在下一制程蚀刻中，用碱性药水咬掉没有锡... 阅685 转12 评0 公众公开 18-05-12 22:29 |
十四、CAM文件输出提示“no symbol size for XX”？选择某一层后，点击Edit按钮，在弹出的Edit Document对话框中进入Options按钮，修改Plot Options对话框中的X/Y offset即可！十七、CAM文件输出提示“Fill width is too large foraccurate pad fills.”？我们用Copper Pour工具绘制一个灌铜区域后，在弹出的如下图所示DraftingProperties对话... 阅2828 转13 评0 公众公开 18-05-12 22:29 |
（4）Fillselected hatch outline only（仅填充选中的影线外框）：在进行缝合孔添加前，必须首先选中Copper、Copper Pour（需灌铜后）、Plane Area（需灌铜后），有时候，PCB文件中的CopperPour或PlaneArea的影线外框可能被分割为多个块，这个选项就是用来确定：是仅仅用缝合孔填充所选影线外框的铜皮，还是所属Copper Pour的所有铜皮。（2）屏... 阅2194 转13 评0 公众公开 18-05-12 22:29 |
下图中包含一块Copper与三块CopperCutout，将它们结合（Combine）之后，三块Copper Cutout将原来的Copper镂空即形成右图所示的异形铜皮。当进行Flood操作时，优先级为0的灌铜区首先被灌注，其次为优先级为1的灌铜区，最后灌注优先级为2的灌铜区时，由于其中有部分区域已经被优先级为0与1的区域占据，因此，优先级为2的灌铜区遵循设计规则中的Co... 阅233 转10 评0 公众公开 18-05-12 22:29 |
蛇形线是布线过程中常用的一种走线方式，其主要目的是为了调节延时满足系统时序设计要求，但是设计者应该有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用，因此一块PCB上的蛇形线越多并不意味着越“高级”。至此已经完成了差分线的走线，有些读者可能会见过一些如DDR*的板子，差分线也走了蛇形线，其实将上述两个结合... 阅485 转11 评0 公众公开 18-05-12 22:29 |
