| 共 31 篇文章 |
|
SPI、I2C、UART三种串行总线协议的区别 SPI、I2C、UART三种串行总线协议的区别(2009-07-09 17:24:10)转载▼。SPI总线。4一些SPI的应用系统，由于硬件的设计并不是很合理，所以有时SPI通信不正常（传输数据出错，或其他情况），你可以试着降低SPI总线的传输速率，或者调节一些SPI时钟极性及相位，以使传输稳定。2 I2C总线工作原理 2.1 总线的构... 阅1099 转22 评0 公众公开 13-10-25 02:51 |
SPI总线协议介绍 SPI总线协议介绍 分类： SPI总线学习 2011-10-23 11:11 5356人阅读 评论(12) 收藏 举报 motorola SPI总线协议介绍一、技术性能 SPI接口是Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（Master Slave）架构；SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，... 阅257 转6 评0 公众公开 13-10-03 04:15 |
PCI、PCI-X、PCI-E区别一、PCI总线PCI总线标准是由PCISIG于1992年开发的，已经有超过8年的历史。二、PCI-X总线PCI-X是在增加了电源管理功能和热插拔技术的PCI V2.2版本的基础上，将PCI的总带宽由133MB/S增至1.066GB/s。pci－x不是独立的，按照PCI总线的发展是：pci－pcix－pcie，他们都是为了提高PCI的传输速度的。PCI-X是PCI总线的扩展架构，P... 阅168 转2 评0 公众公开 13-09-03 04:18 |
NAND的操作管理方式。NAND FLASH的管理方式：以三星FLASH为例，一片Nand flash为一个设备(device)，1 (Device) = xxxx (Blocks)，1 (Block) = xxxx (Pages)，1(Page) =528 (Bytes) = 数据块大小(512Bytes) + OOB 块大小(16Bytes，除OOB第六字节外，通常至少把OOB的前3个字节存放Nand Flash硬件ECC码)。如果NAND物理上是2K的Page，则每个Page分... 阅70 转1 评0 公众公开 13-08-23 19:11 |
而Master设备在同一个时钟沿，经常t2延迟后发出第9bit数据，这样在?t (t2-t1)时间内，Master和Slave设备都没有使用总线，由于SDA是OC/OD输出，芯片外面通过电阻R上拉到VCC，将SDA电平拉升，但是由于?t很短，VCC还没来的及将SDA拉到稳定的高电平，Master就开始发出数据“VCC还没来的及将SDA拉到稳定的高电平，Master就开始发出数据“0”将SDA拉... 阅6515 转47 评0 公众公开 13-08-03 10:34 |
Primary Bus Number:主干总线序号 位于PCI-PCI桥接器上方的总线序号 Secondary Bus Number:二级总线序号 位于PCI-PCI桥接器下方的总线序号 Subordinate Bus Number:从属总线序号 在桥接器下方可达的最大总线序号 PCI I/O and PCI Memory Windows:PCI I/O与PCI内存窗口 对于PCI-PCI桥接器下方所有PCI I/O地址空间与PCI内存地址空间的窗口基址和... 阅265 转4 评0 公众公开 13-07-01 10:24 |
通过PCI-ISA/EISA桥接组件芯片，将PCI总线与ISA/EISA总线桥接，构成一个分层次的多总线系统。高速设备从ISA/EISA总线卸下来，移到PCI总线上，低速设备仍可挂在ISA/EISA总线上，继承原有资源，扩大了系统的兼容性。1.系统信号 CLK IN：系统时钟信号，为所有PCI传输提供时序，对于所有的PCI设备都是输入信号。其实9052就相当于一个桥，连接pci... 阅697 转8 评0 公众公开 13-06-30 19:40 |
由于Cache速度更快，如果命中，则Cache在将数据回送给CPU的同时，还来得及中断CPU对主存的请求；情况3（Ctt =0， Ccr=1）：这种情况下DCaches功能是开启的，CPU读取数据的时候会先从DCaches里进行数据地查询，若DCaches中没有合适的数据，则CPU会去内存进行读取，但此时由于Ctt =0（Ctt 是descriptor中的C bit,该bit决定该descriptor所描述的内... 阅30 转1 评0 公众公开 13-04-24 19:22 |
PLL是Phase-Locked Loop的缩写，中文含意为锁相环。为了使得PLL的输出频率是参考时钟的倍数关系，在PLL的反馈路径或（和）参考信号路径上还可以放置分频器。压控振荡器产生周期性的输出信号，如果其输出频率低于参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率提高。典型情况下，外部为处理器提供一个较低的时钟频... 阅914 转4 评0 公众公开 12-12-01 11:01 |
时钟周期：时钟周期也称为振荡周期，定义为时钟脉冲频率的倒数（时钟周期就是单片机外接晶振的倒数，例如12M的晶振，它的时钟周期就是1/12us），是计算机中的最基本的、最小的时间单位，也即CPU主频。8051系列单片机的一个机器周期由6个S周期（状态周期）组成。一个S周期=2个节拍（P），所以8051单片机的一个机器周期=6个状态周期=12个时钟周期... 阅1278 转3 评0 公众公开 12-12-01 06:07 |
