| 共 4 篇文章 |
|
verilog阻塞与非阻塞的综合关于阻塞和非阻塞语句的5大原则：原则1： 时序电路建模时，用非阻塞赋值。如改为非阻塞语句：always@(posedge clk)begin a<=a+1; b<=a-c;endalways@(posedge clk) begin c<=a;endendmodule 结果b=1，则综合出电路如下：区别仅在于b赋a而上面是b赋a+1。若使用非阻塞语句：always@(posedge clk)begin... 阅9 转自小樱业余... 公众公开 14-05-29 10:13 |
千兆位背板总线测试方法。摘要：简要介绍了千兆位背板总线的一些关键问题详细讨论了几种行之有效的千兆位背板总线测试方法,包括波形观测、误码率测试、眼图和时域反射计等给出了一个实际的千兆位背板总线系统的测试结果。２ 千兆位背板总线系统测试方法。新的测试方法针对信号的质量和系统传输的性能,主要包括波形观测、误码率测试、ＴＤＲ... 阅300 转1 评0 公众公开 11-10-25 14:39 |
