他的首页
他的馆藏
他的动态
馆友反馈
关于他
| 共 20 篇文章 |
|
ENTITY bidir ISPORT(bidir : INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);在程序设计中,首先需要定义data_in, data_out, reg_a, reg_b四个signal,我们把data_in叫做输入寄存器,它是从双向信号data接收数据的寄存器,data_out叫做输出寄存器,它是向双向信号data发送信号的寄存器,reg_a和reg_b叫做操作寄存器,它们是在一定的时序控制下把data_in数据送... 阅826 转6 评0 公众公开 12-07-11 23:25 |
使用Verilog HDL实现异步FIFO设计与实现FIFO 读写时序 企业库使用Verilog HDL实现异步FIFO设计与实现FIFO 读写时序。读写地址异步相比较产生低电平有效的空/满标志，其中异步满信号(afull)要同步到写时钟域 (wclk)，异步空信号(aempty)要同步到读时钟域(rclk)，以消除亚稳态的影响，并向外界输出同步的空/满信号。可见相对于传统的异步fifo，改... 阅1206 转22 评0 公众公开 12-03-18 09:22 |
异步FIFO的读写冲突如何解决？？？如果FIFO不读，并且Cnt_f ifo等于FIFO的深度Deepth_fifo时，或者Cnt_fifo等于(Deepth_fifo-1)，并且正在写（ 即写使能Write_enble有效）时，满标志应该置1；满标志Full：当写FIFO的格雷码地址等于上次读的格雷码地址时（Wt_gray_addr= = Rd _last_gray_addr），或者下次要写的格雷码地址等于上次读的格雷码地... 阅9056 转24 评0 公众公开 12-03-17 21:00 |
高速异步FIFO的实现。采用FPGA 实现多时钟电路系统时,需要处理不同的钟域之间交换数据的问题,一般接口电路采用异步FIFO ,因此在FPGA 中设计出高效、可靠的异步FIFO 显得尤为重要。3 一种新颖的异步FIFO 的实现3.1 几种FIFO 实现方案的比较不同的FIFO 主要的区别在于产生满空状态标志逻辑实现的不同,常用的方式有:将读地址和写地址相减来判... 阅1038 转8 评0 公众公开 12-03-17 18:58 |
FPGA经验经典谈：做逻辑的难点在于系统结构设计和仿真验证FPGA经验经典谈：做逻辑的难点在于系统结构设计和仿真验证看到论坛没有，感觉很经典，与大家共享一下：PCI_BM的主要功能是将MAC_BFM发送出来的东西与PCI_BFM接收到的东西做比较，由于它具有了MAC_BFM的发送信息和PCI_BFM的接收信息，只要设计合理，它总是可以自动地、完全地去测试被测... 阅1373 转18 评0 公众公开 12-03-15 00:35 |
四大逻辑芯片供应商谈FPGA设计四大逻辑芯片供应商谈FPGA设计。管脚分配的一个典型顺序可以是：1. 全局/局部时钟输入管脚和FPGA配置管脚；Actel： Actel已经为多代基于闪存的FPGA器件(从ProASIC到ProASIC Plus到ProASIC3)提供了独一无二的管脚兼容移植功能。Altera：如果从一个FPGA转移到另一个相同系列的FPGA，我们提供管脚移植。其中一个例子... 阅732 转10 评0 公众公开 12-03-15 00:28 |
FPGA设计时常用的开发工具FPGA设计时常用的开发工具 FPGA开发工具包括软件工具和硬件工具两种。１）ISE 集成开发环境，硬件设计工具 ２）EDK 嵌入式系统开发工具，硬件到软件设计的整个嵌入式系统设计 ３）System Generator 数字信号处理开发软件，利用Simulink建模和仿真环境来实现FPGA设计 ４）ChipScope 嵌入... 阅2769 转16 评0 公众公开 12-03-15 00:06 |
二进制格雷码与自然二进制码的互换.(Verilog)格雷码: 任意两个相邻的代码之间, 只有一位二进制数不同的BCD码. 常用在大于24个状态的状态机设计中. 一. 自然二进制码转换为二进制格雷码原理: 若二进制码表示为: B[N-1]B[N-2]...B[2]B[1]B[0];相应地, 则二进制格雷码表示为: G[N-1]G[N-2]...G[2]G[1]G[0].其中最高位保留: G[N-1] = B[N-1];其他各... 阅821 转6 评0 公众公开 12-03-11 15:50 |
ROM、RAM、DRAM、SRAM和FLASH的区别 阅36 转自ccbupt 公众公开 11-11-29 03:46 |
双口RAM,双口RAM特，工作方式，应用|维库电子通双口RAM 双口RAM，即共享式多端口存储器，是在一个SRAM 存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问。双口RAM可用于提高RAM的吞吐率，适用于作于实时的数据缓存。假设左端CPU向3FFH写入信令，将由写信号和地址选通信号触发右... 阅162 转3 评0 公众公开 11-11-08 02:14 |
