| 共 20 篇文章 |
|
高低电平 上面的线是高电平，下面的线是低电平，如果高低交叉可能会产生高电平或低电平。电平的走向 看到低电平和高电平交叉产生电平的变化，还有一种情况 这种情况是高低电平一起变化，看图中横线标出了电平的变化。1 rs 为高电平 rw 为低电平。3 始能e由低电平变为高电平。4和5 始能e由高电平转化为低电平最后数据写完。 阅6936 转26 评0 公众公开 12-04-18 10:54 |
1602时序图。当此脚为高电平可对LCD1602进行读数据操作，反之进行写数据操作。所以只需要看两个写时序：① 当我们要写指令字，设置LCD1602的工作方式时：需要把RS置为低电平，RW置为低电平，然后将数据送到数据口D0~D7，最后E引脚一个高脉冲将数据写入。2、上图框出并注明了看懂此图的一些常识：(1).时序图最左边一般是某一根引脚的标识，表示... 阅992 转11 评0 公众公开 12-04-18 10:48 |
在此Setup Time范例中，Slack为正，表示讯号实际到达Path终点时间比必须到达的时间还早，因此Timing是满足的。9. 计算第2条Path终点的RT.10. 假设前级Flip-Flop的讯号由0变1，计算第2条Path终点的Slack。11. 假设前级Flip-Flop的讯号由1变0，计算第2条Path终点的Slack。15. 假设前级Flip-Flop的讯号由0变1，计算第3条Path... 阅26 转自cana 公众公开 12-04-18 10:40 |
FPGA时序约束、时序分析。TCLK = TCKO +TLOGIC +TNET +TSETUP －TCLK_SKEW.则，TARRIVAL=TCKO+TOUTPUT+TLOGIC 公式1 根据上面介绍的周期（Period）公式，我们可以得到：Tcko+Toutput+Tlogic+Tinput+Tsetup-Tclk_skew=Tclk; 公式2 将公式1代入公式2： Tarrival+Tinput+Tsetup-Tclk_skew=Tclk, 而Tclk_skew满足时序关系后为负，所以TARRIV... 阅24 转自cana 公众公开 12-04-18 10:40 |
51单片机总线时序一、总线概述。计算机的总线分为控制总线、地址总线和数据总线等三种。理论上高8 位地址线可以产生256 个有效地址，如何实现地址“扩展”呢? 地址扩展准确描述是地址译码，例如3 根地址线可以译码成8 个地址，4根译码成16 个有效地址。D0～D7 接数据总线P0 口，地址线A0～A14接单片机地址总线低15 位，单片机地址线A15 接RAM ... 阅1102 转3 评0 公众公开 12-04-18 10:02 |
用示波器对单片机I2C时序进行图形波形分析的试验小结。一开始我没搞明白这一点，直接加了写I2C数据代码，然后用示波器在SDA和SCL脚测量，却只能找到些凌乱的波形，没有预期的效果。这里我找了一个主设备往从设备写数据的例子，代码如下： char buf[128];int len;strcpy(buf,"..huz_hello_i2c/n");len=strlen(buf); //deviceid: 0x3cw... 阅1061 转10 评0 公众公开 12-04-18 09:35 |
使用逻辑分析仪的时序信号波形显示总线的各个信号线，并标记毛刺发生的位置。这样，一个逻辑分析仪无须更换探头，同时实现了深度时序逻辑分析仪和高分辨率时序逻辑分析仪两个功能。TLA系列逻辑分析仪对此做了优化，提供可选的模拟信号复用器，实现了从逻辑分析仪探头获取的信号同时驱动逻辑分析仪和示波器。这两个示例中的总线带宽较窄，逻辑分... 阅427 转6 评0 公众公开 12-04-18 09:32 |
时钟周期、机器周期、指令周期之间的关系图如下。·单字节指令单机器周期·单字节指令双机器周期·双字节指令单机器周期·双字节指令双机器周期·三字节指令双机器周期·单字节指令四机器周期(如单字节的乘除法指令)单字节双周期指令有一种特殊的情况，象MOVX这类指令，执行这类指令时，先在ROM中读取指令，然后对外部... 阅3515 转46 评0 公众公开 12-04-16 13:49 |
单片机如何根据LCD时序图来写底层驱动 单片机如何根据LCD时序图来写底层驱动 一般来说，LCD 模块的控制都是通过 MCU 对 LCD 模块的内部寄存器、显存进行操作来最终完成的；//A0 置高，示意进行显存数据操作LCD_RW = 0; //RW 置低，示意进行写入操作LCD_EP = 0; //EP 先置低，以便后面产生跳变沿LCD_CS = 0; //片选 CS 置低DAT_PORT = Dat; //... 阅507 转8 评0 公众公开 12-04-16 11:45 |
如何看逻辑电路脉冲时序图。通常图中会有很多脉冲，脉冲会以特定的规律在各条端口线上出现。图中有3个时序脉冲，从上到下分别为SCL（串行时钟线），SDA IN（串行数据输入线），SDA OUT（串行数据输出线）SCL端口线维持高电平一段时间，此过程中，第二根线SDA IN出现一个下跳变，电平从高变为低，如从5V升为0V。图中下边的SDA OUT为双线，表示该... 阅3096 转21 评0 公众公开 12-04-16 10:53 |
