| 共 14 篇文章 |
|
Ultra Librarian Reader提取orcad封装方法我在ADI官网上面下了这个，转AD9979的库，软件是用cadence16.3, Ultra Librarian Reader选项设置如图，PCB库导出的格式是对的dra格式，可是原理图库导出的是edf格式，怎么不是olb格式（Orcad capure CIS）呢？ 阅3296 转8 评0 公众公开 13-09-19 16:23 |
ORCAD快速建立多管脚新元件（结合Excel和datasheet帮助）相信大家有这样的经历，在建立一个比较复杂的元器件时，需要在ORCAD中创建part会比较麻烦，尤其是在指定pin name的时候，往往需要一个一个管脚的区修改。2、将datasheet转为word格式（方法很多，可用solid converter pdf软件），主要是为了提取管脚表格到excel中操作。5、将之前的pin nu... 阅4363 转7 评0 公众公开 13-09-10 09:41 |
%CDSROOT%/tools/pcb/bin;%CDSROOT%/tools/Capture;%CDSROOT%/tools/bin;这个是添加在系统变量Path中，注意有些软件也添加了系统环境变量别给覆盖掉了，否则那些软件又没法用了，两个环境变量之间用“;”隔开，如图所示。由于%CDSROOT%不是绝对引用路径，所以还需要添加一个CDSROOT变量，如图所示，这儿填写的是你的安装路径。 阅978 转10 评0 公众公开 12-11-08 00:02 |
差分对的约束设置。差分对各项约束可以在约束管理器中的Electric→Net→routing→Differential Pair中直接在各差分对上填入各项约束数值就可生效，但更好的方法是创建约束规则后赋给各个差分对。需要注意的是在物理（physical）约束中同样可以设置差分规则，但是电气规则约束在布线时更优先，同时电气规则可以设置更多的约束，推荐在电气规则中... 阅9591 转87 评0 公众公开 12-10-20 12:36 |
PCB拓扑结构常见的拓扑结构有：1.点对点拓扑 point-to-point scheduling 该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；不同于DDR2的T型分支拓扑结构，DDR3采用了fly-by拓扑结构，以更高的速度提供更好的信号完整性。在写调整期间，存储器控制器需要补偿额外的跨越时间偏移（对每个存储器器... 阅5234 转59 评0 公众公开 12-10-19 10:41 |
(一)、规划网络(根据Cadence教程)1、简单规划： 选取要操作的网络显示：Display/Blank Rats/All隐藏所有的网络，打开约束管理器，Display/Show Rats/Net切换到约束管理器，Net…2、进阶： 在PCB中先选取一组相似的网络创建一个BUS(在HDL的约束管理器是不能创建BUS的)，在PCB中创建BUS来管理ECSets是一种快捷的方法。提取BUS到SigXplorer... 阅1948 转19 评0 公众公开 12-10-15 11:39 |
顶层丝印层 Gerber 文件 topsilk.art Top(comp.)side silkscreen artwork 底层丝印层 Gerber文件 botsilk.art Bottom(solder) side silkscreen artwork 顶层阻焊层 Gerber 文件 topsold.art Top(comp.) side solder mask artwork 底层阻焊层 Gerber 文件 botsold.art Bottom(solder) side solder mask artwork.钻孔和尺寸标注文件 ... 阅7471 转36 评0 公众公开 12-07-16 00:07 |
OrCAD CIS使用ICA出错的解决办法OrCAD CIS使用ICA出错的解决办法。· "C:\Program Files\Common Files\Orcad\CIS\orpiica.dll"· "C:\Program Files\Common Files\Orcad\CIS\genlibcom.dll"· "C:\Program Files\Common Files\Orcad\CIS\apconctl.dll"· "C:\Program Files\Common Files\M... 阅2275 转10 评0 公众公开 12-07-06 23:01 |
PCB设计铜铂厚度、线宽和电流关系。PCB设计铜铂厚度、线宽和电流关系表。以上数据均为温度在25℃下的线路电流承载值.如焊盘较多的线段，在过锡后，焊盘那段它的电流承载值就会大大增加了，可能很多人都有看过一些大电流板中焊盘与焊盘之间某段线路被烧毁。这个原因很简单，焊盘过锡完后，因为有元件脚和焊锡，增强了其那段导线的电流承载值，而... 阅724 转19 评0 公众公开 12-07-02 23:22 |
Allegro快捷键 Allegro快捷键 首先说明一下环境变量文件（evn文件），环境变量文件有两个，它们分别在系统盘的根目录下的 pcbevn 目录中（比如系统在 C 盘，那么 evn 文件将在 c:\pcbevn 下）和程序安装路径下（如 Cadence 设计系统程序安装在 D:\Cadence 下，则 evn 文件将在D:\Cadence\PSD_15.1\share\pcb\text目录下），前者是本地变量文件... 阅604 转13 评0 公众公开 12-07-01 21:54 |
