| 共 4 篇文章 |
|
XILINX IP核定制ROM.FPGA内部有BLOCK RAM和分布式RAM，这些资源都可以作为ROM(ROM只是有初始值的RAM，而且该初始值不能改变)。第一个是使用分布式ROM－如果你的ROM不是很大的话，而且内部BLOCK RAM资源有限的情况下，使用分布式ROM可以为你节约不少BLOCK RAM，但是它会占用一些逻辑资源。第二个是双口BLOCK RAM.第三个是单口BLOCK RAM.选择你想... 阅2250 转10 评0 公众公开 12-04-12 19:10 |
modelsim仿真xilinx ip核的方法举例。module dds1( clk, we, data, sine, cosine );mydds mydds_inst( .clk(clk), .we(we), .data(data), .sine(sine), .cosine(cosine) );由于我们要仿真Xilinx的IP core，所以我们需要添加编译好的Xilinx仿真库：xilinx_corelib（用于仿真Xilinx IP core），xilinx_u... 阅5810 转22 评0 公众公开 12-04-05 21:25 |
搭建Xilinx开发环境----- 编译Xilinx仿真库。编译Xilinx仿真库有多种方法，比如，可以在ISE软件中编译xilinx仿真库，这样在ISE调用Modelsim进行仿真了。Step3：新建一个库，命名为xilinx_unisims，用来存放unisims库编译后的文件。Step4：将unisims库文件编译到xilinx_unisims库中。Step5：按照Step4的方法创建xilinx_corelib和xilinx_simprims... 阅316 转6 评0 公众公开 12-04-05 21:23 |
基于verilog的FPGA编程经验总结(XILINX ISE工具) 用了半个多月的ISE，几乎全是自学起来的，碰到了很多很多让人DT好久的小问题，百度也百不到，后来还是都解决了，为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结，把这几天的经验总结了一下。1.用ISE仿真的时候.所用变量一定要初始化. ISE默认初始量为"XXXXX", 而Quarters... 阅118 转自lxgui 公众公开 12-04-04 16:50 |
