Taylor / 移动终端 / 几种常用逻辑电平电路的特点及应用

分享

   

几种常用逻辑电平电路的特点及应用

2007-11-16  Taylor
几种常用逻辑电平电路的特点及应用
 
 
发布时间:2006年6月26日
点击次数:65
 
详细内容:几种常用逻辑电平电路的特点及应用

 
几种常用逻辑电平电路的特点及应用


作 者:
■ 华南农业大学 代芬 漆海霞 俞龙
摘要:LVDS、ECL、CML等是目前应用较多的几种用于高速传输的逻辑电平。本文介绍每种逻辑电平的接口原理、特点、设计及应用场合,归纳比较它们的特性,最后举例说明不同逻辑电平之间的互连。
关键词:LVDS ECL CML 逻辑电平
引 言

  在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1 几种常用高速逻辑电平

1.1LVDS电平

  LVDS(Low Voltage Differential Signal)即低电压差分信号,LVDS接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。

  LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5 mA。LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100 Ω的匹配电阻,并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。
  
             图1LVDS驱动器与接收器互连示意

  LVDS技术在两个标准中被定义:ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性,包括:

① 低摆幅(约为350 mV)。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。

② 低压摆幅。恒流源电流驱动,把输出电流限制到约为3.5 mA左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了PCB板的效能,减少了成本。

③ 具有相对较慢的边缘速率(dV/dt约为0.300 V/0.3 ns,即为1 V/ns),同时采用差分传输形式,使其信号噪声和EMI都大为减少,同时也具有较强的抗干扰能力。

  所以,LVDS具有高速、超低功耗、低噪声和低成本的优良特性。

  LVDS的应用模式可以有四种形式:

① 单向点对点(pointtopoint),这是典型的应用模式。

② 双向点对点(pointtopoint),能通过一对双绞线实现双向的半双工通信。可以由标准的LVDS的驱动器和接收器构成;但更好的办法是采用总线LVDS驱动器,即BLVDS,这是为总线两端都接负载而设计的。

③ 多分支形式(multidrop),即一个驱动器连接多个接收器。当有相同的数据要传给多个负载时,可以采用这种应用形式。

④ 多点结构(multipoint)。此时多点总线支持多个驱动器,也可以采用BLVDS驱动器。它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。

  为了支持LVDS的多点应用,即多分支结构和多点结构,2001年新推出的多点低压差分信号(MLVDS)国际标准ANSI/TIA/EIA 8992001,规定了用于多分支结构和多点结构的MLVDS器件的标准,目前已有一些MLVDS器件面世。

  LVDS技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他LVDS器件的应用正日益广泛。接口芯片供应商正推进LVDS作为下一代基础设施的基本构造模块,以支持手机基站、中心局交换设备以及网络主机和计算机、工作站之间的互连。

1.2ECL电平

  ECL(EmitterCoupled Logic)即射极耦合逻辑,是带有射随输出结构的典型输入输出接口电路,如图2所示。
    
             图2ECL驱动器与接收器连接示意

  ECL电路的最大特点是其基本门电路工作在非饱和状态,因此ECL又称为非饱和性逻辑。也正因为如此,ECL电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可达几个ns数量级甚至更少。传统的ECL以VCC为零电压,VEE为-5.2 V电源,VOH=VCC-0.9 V=-0.9 V,VOL=VCC-1.7 V=-1.7 V,所以ECL电路的逻辑摆幅较小(仅约0.8 V)。当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ECL电路具有高开关速度的重要原因。另外,ECL电路是由一个差分对管和一对射随器组成的,所以输入阻抗大,输出阻抗小,驱动能力强,信号检测能力高,差分输出,抗共模干扰能力强;但是由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以电路的功耗较大。

  如果省掉ECL电路中的负电源,采用正电源的系统(+5 V),可将VCC接到正电源而VEE接到零点。这样的电平通常被称为PECL(Positive Emitter Coupled Logic)。如果采用+3.3 V供电,则称为LVPECL。当然,此时高低电平的定义也是不同的。它的电路如图3、4所示。其中,输出射随器工作在正电源范围内,其电流始终存在。这样有利于提高开关速度,而且标准的输出负载是接50Ω至VCC-2 V的电平上。

  在使用PECL 电路时要注意加电源去耦电路,以免受噪声的干扰。输出采用交流耦合还是直流耦合,对负载网络的形式将会提出不同的需求。直流耦合的接口电路有两种工作模式:其一,对应于近距离传送的情况,采用发送端加到地偏置电阻,接收端加端接电阻模式;其二,对应于较远距离传送的情况,采用接收端通过电阻对提供截止电平VTT 和50 Ω的匹配负载的模式。以上都有标准的工作模式可供参考,不必赘述。对于交流耦合的接口电路,也有一种标准工作模式,即发送端加到地偏置电阻,耦合电容靠近发送端放置,接收端通过电阻对提供共模电平VBB 和50 Ω的匹配负载的模式。

  (P)ECL是高速领域内一种十分重要的逻辑电路,它的优良特性使它广泛应用于高速计算机、高速计数器、数字通信系统、雷达、测量仪器和频率合成器等方面。

1.3CML电平

  CML电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的,减少了外围器件,适合于更高频段工作。它的输出结构如图5所示。

  CML 接口典型的输出电路是一个差分对形式。该差分对的集电极电阻为50 Ω,输出信号的高低电平切换是靠共发射极差分对的开关控制的。差分对的发射极到地的恒流源典型值为16 mA。假定CML的输出负载为一个50 Ω上拉电阻,则单端CML输出信号的摆幅为VCC~VCC-0.4 V。在这种情况下,差分输出信号摆幅为800 mV。信号摆幅较小,所以功耗很低,CML接口电平功耗低于ECL的1/2,而且它的差分信号接口和 ECL、LVDS电平具有类似的特点。

  CML到CML之间的连接分两种情况:当收发两端的器件使用相同的电源时,CML到CML可以采用直流耦合方式,不用加任何器件;当收发两端器件采用不同电源时,一般要考虑交流耦合, 中间加耦合电容(注意这时选用的耦合电容要足够大,以避免在较长连0 或连1 情况出现时,接收端差分电压变小)。
         
               图3PECL输出结构
             
              图4PECL输入结构
            
              图5CML输出结构

  但它也有些不足,即由于自身驱动能力有限,CML更适于芯片间较短距离的连接,而且CML接口实现方式不同用户间差异较大,所以现有器件提供CML接口的数目还不是非常多。

2 各种逻辑电平之间的比较和互连转化

2.1各种逻辑电平之间的比较

  这几种高速逻辑电平在目前都有应用,但它们在总线结构、功率消耗、传输速率、耦合方式等方面都各有特点。为了便于应用比较,现归纳以上三类电平各方面的特点,如表1所列。
      

2.2各种逻辑电平之间的互连

  这三类电平在互连时,首先要考虑的就是它们的电平大小和电平摆幅各不一样,必须使输出电平经过中间的电阻转换网络后落在输入电平的有效范围内。各种电平的摆幅比较如图6所示。
         
            图6各种高速电平的偏置摆幅比较

  其次,电阻网络要考虑到匹配问题。例如我们知道,当负载是50 Ω接到VCC-2 V 时,LVPECL 的输出性能是最优的,因此考虑的电阻网络应该与最优负载等效;LVDS 的输入差分阻抗为100 Ω,或者每个单端到虚拟地为50 Ω,该阻抗不提供直流通路,这里意味着LVDS输入交流阻抗与直流阻抗不等,电阻值的选取还必须根据直流或交流耦合的不同情况作不同的选取。另外,电阻网络还必须与传输线匹配。

  另一个问题是电阻网络需要在功耗和速度方面折中考虑:既允许电路在较高的速度下工作,又尽量不出现功耗过大。

  下面以图7所示的LVPECL到LVDS的直流耦合连接为例,来说明以上所讨论的原则。

             图7LVPECL到LVDS的直流耦合连接及等效电路

  传输线阻抗匹配原则:
  
  Z≈R1//(R2+R3)
  
  根据LVPCEL输出最优性能:

  降低LVPECL摆幅以适应LVDS的输入范围:Gain=R3/(R2+R3)

  根据实际情况,选择满足以上约束条件的电阻值,例如当传输线特征阻抗为50 Ω时,可取R1=120 Ω,R2=58 Ω,R3=20 Ω即能完成互连。

  由于LVDS 通常用作并联数据的传输,数据速率为155 Mbps、622 Mbps或1.25 Gbps;而CML 常用来做串行数据的传输,数据速率为2.5 Gbps或10 Gbps。一般情况下,在传输系统中没有CML和LVDS 的互连问题。

结语

  本文粗浅地讨论了几种目前应用较多的高速电平技术。复杂高速的通信系统背板,大屏幕平板显示系统,海量数据的实时传输等等都需要采用新高速电平技术。



什么是LVDS?

Leonchen 发表于 2007-7-6 14:39:00

    现在的液晶显示屏普遍采用LVDS接口,那么什么是LVDS呢?
LVDS(Low Voltage Differential Signaling)即低压差分信号传输,是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至 2V,因此它还能满足未来应用的需要。此技术基于 ANSI/TIA/EIA-644 LVDS 接口标准。
LVDS 技术拥有 330mV 的低压差分信号 (250mV MIN and 450mV MAX) 和快速过渡时间。 这可以让产品达到自 100 Mbps 至超过 1 Gbps 的高数据速率。此外,这种低压摆幅可以降低功耗消散,同时具备差分传输的优点。
LVDS 技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速 TTL 信号线路以提供窄式高速低功耗 LVDS 接口。这些芯片组可以大幅节省系统的电缆和连接器成本,并且可以减少连接器所占面积所需的物理空间。
LVDS 解决方案为设计人员解决高速 I/O 接口问题提供了新选择。 LVDS 为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。
更 先进的总线 LVDS (BLVDS)是在LVDS 基础上面发展起来的,总线 LVDS (BLVDS) 是基于 LVDS 技术的总线接口电路的一个新系列,专门用于实现多点电缆或背板应用。它不同于标准的 LVDS,提供增强的驱动电流,以处理多点应用中所需的双重传输。
BLVDS 具备大约 250mV 的低压差分信号以及快速的过渡时间。这可以让产品达到自 100 Mbps 至超过 1Gbps 的高数据传输速率。此外,低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的 +/-1V 共模范围和热插拔器件。
BLVDS 产品有两种类型,可以为所有总线配置提供最优化的接口器件。两个系列分别是:线路驱动器和接收器 和串行器/解串器芯片组。
总 线 LVDS 可以解决高速总线设计中面临的许多挑战。 BLVDS 无需特殊的终端上拉轨。 它无需有源终端器件,利用常见的供电轨(3.3V 或 5V),采用简单的终端配置,使接口器件的功耗最小化,产生很少的噪声,支持业务卡热插拔和以 100 Mbps 的速率驱动重载多点总线。 总线 LVDS 产品为设计人员解决高速多点总线接口问题提供了一个新选择。

附件:
摘 要:介绍了LVDS(低电压差分信号)技术的原理和应用,并讨论了在单板和系统设计中应用LVDS时的布线技巧。
    关键词: LVDS PCB设计
1 LVDS介绍
    LVDS(Low Voltage Differential Signaling)是一种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。
    几十年来,5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而,随着集成电路的发展和对更高数据速率的要求,低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗,而且减少了芯片内部的散热,有助于提高集成度。
    减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号(LVDS)。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号(使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现,并在接收器中相减从而可消除噪声)。LVDS驱动和接收器不依赖于特定的供电电压,因此它很容易迁移到低压供电的系统中去,而性能不变。作为比较,ECL和PECL技术依赖于供电电压,ECL要求负的供电电压,PECL参考正的供电电压总线上电压值(Vcc)而定。而GLVDS是一种发展中的标准尚未确定的新技术,使用500mV的供电电压可提供250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图1。
LVDS在两个标准中定义。IEEE P1596.3(1996年3月通过),主要面向SCI(Scalable Coherent Interface),定义了LVDS的电特性,还定义了SCI协议中包交换时的编码;ANSI/EIA/EIA-644(1995年11月通过),主要定义了LVDS的电特性,并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性,这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器,接口都能正常工作。 LVDS具有许多优点:①终端适配容易;②功耗低;③具有fail-safe特性确保可靠性;④低成本;⑤高速传送。这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。
图2给出了典型的LVDS接口,这是一种单工方式,必要时也可使用半双工、多点配置方式,但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。 LVDS驱动器由一个驱动差分线对的电流源组成通常电流为3.5mA),LVDS接收器具有很高的输入阻抗,因此驱动器输出的电流大部分都流过 100Ω的匹配电阻,并在接收器的输入端产生大约350mA 的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能,减少了成本。
    不管使用的LVDS传输媒质是PCB线对还是电缆,都必须采取措施防止信号在媒质终端发生反射,同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻(100±20Ω),该电阻终止了环流信号,应该将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对,距离超过10m。对速度的实际限制是:①送到驱动器的TTL数据的速度;②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个 TTL信道和一个LVDS信道的复用转换,以提高信号速率,降低功耗。并减少传输媒质和接口数,降低设备复杂性。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V,地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和,在接收器的输入端相对于接收器的地是共模电压。这个共模范围是:+0.2V~+2.2V。建议接收器的输入电压范围为:0V~+ 2.4V。
    2 LVDS系统的设计
    LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难,下面将简要介绍一下各注意点。
    2.1 PCB板
  (A)至少使用4层PCB板(从顶层到底层):LVDS信号层、地层、电源层、TTL信号层;
   (B)使TTL信号和LVDS信号相互隔离,否则TTL可能会耦合到LVDS线上,最好将TTL和LVDS信号放在由电源/地层隔离的不同层上;
   (C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端;
   (D)使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电源/地层管脚放置;
   (E)电源层和地层应使用粗线,不要使用50Ω布线规则;
(F)保持PCB地线层返回路径宽而短;
   (G)应该使用利用地层返回铜线(gu9ound return wire)的电缆连接两个系统的地层;
   (H)使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接到过孔焊盘以减少线头。
   2.2 板上导线
   (A)微波传输线(microstrip)和带状线(stripline)都有较好性能;
   (B)微波传输线的优点:一般有更高的差分阻抗、不需要额外的过孔;
   (C)带状线在信号间提供了更好的屏蔽。
   2.3 差分线
   (A)使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线,并且使差分线对离开集成芯片后立刻尽可能地相互靠近(距离小于10mm),这样能减少反射并能确保耦合到的噪声为共模噪声;
   (B)使差分线对的长度相互匹配以减少信号扭曲,防止引起信号间的相位差而导致电磁辐射;
   (C)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;
   (D)尽量减少过孔和其它会引起线路不连续性的因素;
   (E)避免将导致阻值不连续性的90°走线,使用圆弧或45°折线来代替;
   (F)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力。在印制板上,两条差分线之间的距离应尽可能保持一致,以避免差分阻抗的不连续性。
2.4 终端
   (A)使用终端电阻实现对差分传输线的最大匹配,阻值一般在90~130Ω之间,系统也需要此终端电阻来产生正常工作的差分电压;
   (B)最好使用精度1~2%的表面贴电阻跨接在差分线上,必要时也可使用两个阻值各为50Ω的电阻,并在中间通过一个电容接地,以滤去共模噪声。
    2.5 未使用的管脚
    所有未使用的LVDS接收器输入管脚悬空,所有未使用的LVDS和TTL输出管脚悬空,将未使用的TTL发送/驱动器输入和控制/使能管脚接电源或地。
    2.6 媒质(电缆和连接器)选择
   (A)使用受控阻抗媒质,差分阻抗约为100Ω,不会引入较大的阻抗不连续性;
   (B)仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对)通常比非平衡电缆好;
   (C)电缆长度小于0.5m时,大部分电缆都能有效工作,距离在0.5m~10m之间时,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到,距离大于10m并且要求高速率时,建议使用CAT 5双绞线对。
    2.7 在噪声环境中提高可靠性设计
LVDS 接收器在内部提供了可靠性线路,用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是,当驱动器三态或者接收器上的电缆没有连接到驱动器上时,它并没有提供在噪声环境中的可靠性保证。在此情况下,电缆就变成了浮动的天线,如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时,接收器就会开关或振荡。如果此种情况发生,建议使用平衡或屏蔽电缆。另外,也可以外加电阻来提高噪声容限,如图3所示。图中R1、R3是可选的外接电阻,用来提高噪声容限,R2≈100Ω。
    当然,如果使用内嵌在芯片中的LVDS收发器,由于一般都有控制收发器是否工作的机制,因而这种悬置不会影响系统。
    3 应用实例
    LVDS技术目前在高速系统中应用的非常广泛,本文给出一个简单的例子来看一下具体的连线方式。加拿大PMC公司的DSLAM(数字用户线接入模块)方案中,利用LVDS技术实现点对点的单板互联,系统结构可扩展性非常好,实现了线卡上的高集成度,并且完全能够满足业务分散、控制集中带来的大量业务数据和控制流通信的要求。 图4描述了该系统线卡与线卡之间、线卡与背板之间的连线情形,使用的都是单工方式,所以需要两对线来实现双向通信。图中示出了三种不同连接方式,从上到下分别为:存在对应连接芯片;跨机架时实现终端匹配;同层机框时实现终端匹配。在接收端串接一个变压器可以减小干扰并避免LVDS驱动器和接收器地电位差较大的影响。
 
 
 
 
 

解析“特征阻抗”(转)
近年来,高速设计领域一个越来越重要也是越来越为设计工程师所关注议题就是受控阻抗的电路板设计以及电路板上互联线的特征阻抗。然而,对于非电子的设计工程师来说,这也是一个最容易混淆也最不直观的问题。甚至很多的电子设计工程师对此也同样感到困惑。这篇资料将对特征阻抗作一个简要而直观的介绍,希望帮助大家了解传输线最基本的品质。

 

 

什么是传输线?

 

 

什么是传输线?两个具有一定长度的导体就构成传输线。其中的一个导体成为信号传播的通道,而另外的一个导体则构成信号的返回通路(在这里我们提到信号的返回通路,实际上就是大家通常理解的地,但是为了叙述的方便,暂且忘掉地这一概念。)。在一个多层的电路板设计中,每一个PCB互联线都构成传输线中的一个导体,该传输线都将临近的参考平面作为传输线的的第二个导体或者叫做信号的返回通路。什么样的PCB互联线是一个好的传输线呢?通常如果在同一个PCB互联线上特征阻抗处处保持一致,这样的传输线就成为高质量的传输线。什么样的电路板叫做受控阻抗的电路板?受控阻抗的电路板是指PCB板上所有传输线的特征阻抗符合统一的目标规范,通常是指所有传输线的特征阻抗的值在25Ω到70Ω之间。

 

 

从信号的角度来考察

 

 

考虑特征阻抗最行之有效的办法是考察信号沿着传输线传播时信号本身看到了什么。为简化问题的讨论起见,假定传输线为微波传输带(microstrip)类型,并且信号沿传输线传播时传输线各处的横断面保持一致。

 

 

给该传输线加入幅度为1V的阶跃信号。阶跃信号是一个1V的电池,由前端接入,分别连接在信号线和返回通路之间。在接通电池的瞬间,信号电压波形将以光速在电介质中行进,速度通常约为6英寸/ns(信号为什么行进如此快速,而不是接近电子传播的速度大约1cm/s,这是另外一个话题,这里不做进一步介绍)。当然在这里信号仍然具有常规的定义,信号定义为信号线与返回通路上的电压差,总是通过测量传输线上任何一点与之临近的信号返回通路之间的电压差值来获得。

 

 

信号沿传输线方向以6英寸/ns的速度向前传输。在传输的过程中信号会遇到什么样的情况呢?在最开始的10ps时间间隔内,信号沿传输线方向行进了0.06英寸的距离。假定锁定时间在这一时刻,来考虑传输线发生的情况。在行进的这一段距离上,信号的传输为这一段传输线和相应临近的信号返回通道之间建立起了稳定的幅度为1V的常量信号。这意味着在行进的这一段传输线和对应的返回路径上已经积聚起了额外的正电荷和额外的负电荷来建立这一稳定的电压。也正是这些电荷的差异在这两个导体之间建立并维持了一个稳定的1 V 电压信号,而导体之间稳定的电压信号就为两个导体之间建立了一个电容。

 

 

传输线上位于这一时刻信号波前后面的传输线段并不清楚会有信号要传播过来,因而仍然维持信号线同返回通路之间的电压为零。在接下来的10ps时间间隔内,信号又会沿传输线行进一定的距离,信号继续传播的结果是又会在另一段长度为0.06英寸的传输线段同对应的信号返回通路之间的建立起 1V的信号电压。而为了做到这一点,必须为信号线注入一定量的正电荷,同时为信号的返回通路注入同等数量的负电荷。信号沿传输线每传播0.06英寸的长度,都会有更多的正电荷注入该信号线,也会有更多的负电荷注入信号返回通路。每隔10ps时间间隔,就会有另外一段传输线被充电到1 V,同时信号也会沿传输线方向继续向前传播。

 

 

这些电荷从何而来?答案是来自信号源,也就是我们用来提供阶跃信号、连接在传输线前端的电池。随着信号在传输线上的传播,信号不断地为传播经过的传输线段充电,确保信号传输过程中所到之处信号线与返回路径之间建立并维持起1 V的电压。每隔10ps时间间隔,信号会在传输线上传播一定的距离,并且从电源系统中汲取一定数量的电荷δQ。电池在一段时间间隔δt内的向外提供一定数量的电荷δQ,就形成了恒定的信号电流。正的电流会从电池流入信号线,而与此同时同样大小的负电流会流经信号的返回路径。

 

 

流经信号返回通路的负电流同流入信号线的正电流大小完全一致。而且,就在信号波前的位置,AC电流流经由信号线和信号返回通路构成的电容,完成了信号环路。

 

 

传输线的特征阻抗

 

 

从电池的角度来看,一旦设计工程师将电池的引线连入传输线的前端,就总有一个常量值的电流从电池中流出,并且保持电压信号的稳定不变。也许有人会问,是什么样的电子元器件具有这样的行为?加入恒定不变的电压信号时会维持恒定不变的电流值,当然是电阻。

 

 

而对电池来说,信号沿传输线向前传播时,每隔10ps时间间隔,会新增加0.06英寸的传输线段被充电至1V,从电池中获得的新增加的电荷确保从电池中维持一个稳定的电流,从电池吸收恒定的电流,传输线就等同于一个电阻,并且阻值恒定。我们称之为传输线的浪涌阻抗。

 

 

同样,当信号沿传输线向前传播时,每传播一定的距离,信号会不断地探查信号线的电环境,并且试图确定信号进一步向前传播时的阻抗。一旦信号已经加入到传输线上并且沿传输线向前传播,信号本身就一直在考查到底需要多大的电流来充电10ps 时间间隔内所传播的传输线长度,并保持将这一部分的传输线段充电到1V。这正是我们要分析的瞬间阻抗值。

 

 

从电池本身的角度来看,如果信号以恒定的速度沿传输线方向传播,而且假定传输线具有一致的横断面,那么信号每传播一个固定的长度(比如10ps时间间隔内信号传播的距离),那么需要从电池中获取同等数量的电荷来确保将这一段传输线充电到同样的信号电压。信号每传播一个固定的距离,都会从电池获取同样的电流,并且保持信号电压一致,在信号传播过程中,传输线上各处的瞬间阻抗都是一致的。

 

 

信号沿传输线传播过程当中,如果传输线上各处具有一致的信号传播速度,并且单位长度上的电容也一样,那么信号在传播过程中总是看到完全一致的瞬间阻抗。由于在整个传输线上阻抗维持恒定不变,我们给出一个特定的名称,来表示特定的传输线的这种特征或者是特性,称之为该传输线的特征阻抗。特征阻抗是指信号沿传输线传播时,信号看到的瞬间阻抗的值。如果信号沿传输线在传播的过程当中,任何时候信号看到的特征阻抗都保持一致的话,那么这样的传输线就称为受控阻抗的传输线。

 

 

传输线特征阻抗是设计中最重要的因素

 

 

传输线的瞬间阻抗或者是特征阻抗是影响信号品质的最重要的因素。如果信号传播过程中,相邻的信号传播间隔之间阻抗保持一致,那么信号就可以十分平稳地向前传播,因而情况变得十分简单。如果相邻的信号传播间隔之间存在差异,或者说阻抗发生了改变,信号中能量的一部分就会往回反射,信号传输的连续性也会被破坏。

 

 

为了确保最佳的信号质量,信号互联设计的目标就是要确保信号在传输过程中看到的阻抗尽可能地保持恒定不变。这里主要是指要保持传输线的特征阻抗为常量。所以设计生产制造受控阻抗的PCB板就变得越来越重要。而至于任何其它的设计诀窍诸如最小化金手指长度、终端匹配、菊花链连接或者是分支连接等等都是为了确保信号能够看到一致的瞬间阻抗。

 

 

特征阻抗的计算

 

 

从上述简单的模型中我们可以推算出特征阻抗的值,即信号在传输过程中看到的瞬间阻抗的值。信号在每一个传播间隔里看到的阻抗Z有同基本的关于阻抗的定义一致

 

 

Z=V/I

 

 

这里的电压V是指加入到传输线上的信号电压,而电流I是指在每一个时间间隔δt内从电池中得到的电荷总量δQ,所以

 

 

I=δQ/δt

 

 

流入传输线中的电荷(这些电荷最终来自信号源),用于将信号在传播过程中新增的信号线与返回通路之间构成的电容δC充电至电压V,所以

 

 

δQ=VδC

 

 

我们可以将信号在传播过程中每行进一定的距离而导致的电容同传输线单位长度上的电容值CL以及信号在传输线上传播的速度U联系起来。同时信号传播的距离是速度U乘以时间间隔δt。所以

 

 

δC= CL U δt

 

 

将以上所有的等式结合起来,我们可以推导出来瞬间阻抗为:

 

 

Z=V/I=V/(δQ/δt)=V/(VδC/δt)=V/(V CL U δt /δt)=1/(CL U)

 

 

可以看到瞬间阻抗同单位传输线长度上的电容值以及信号传输的速度有关。同样也可以人为这就是传输线特征阻抗的定义。为了将特征阻抗从实际阻抗Z中区分开来,特意为特征阻抗加入一个下标0,从上面的推导中已经得到了信号传输线的特征阻抗:

 

 

Z0=1/(CL U)

 

 

如果传输线上单位长度的电容值以及信号在传输线上传播的速度保持为常量,那么该传输线就在其长度范围内具有恒定不变的特征阻抗,这样的传输线就称之为受控阻抗的传输线。

 

 

从以上简要的说明中看出,关于电容的一些直观的认识可以同新发现的特征阻抗的直观的认识联系起来。换句话说,如果把PCB中的信号连线拓宽,那么传输线单位长度上的电容值就会增大,而传输线的特征阻抗就可以降低。

 

 

耐人寻味的话题

 

 

经常可以听到有关传输线特征阻抗的一些混淆的说法。通过上面的分析知道,将信号源连接到传输线上之后,应该可以看到某一个值的传输线特征阻抗,举例来说50Ω,然而如果将一个欧姆表同一段3英尺长的RG58线缆连接时,测量到的阻抗却是无穷大。

 

 

问题的答案在于从任何传输线前端看过去的阻抗值是随时间变化的。如果测量线缆阻抗的时间短到可以和信号在线缆中来回往返一次的时间可以比拟时,你就可以测量到该线缆的浪涌阻抗或者又称为线缆的特征阻抗。然而如果等待足够的时间的话,就会有一部分能量反射回来并且为测量仪器检测到,这时就可以检测到阻抗的变化,通常情况下,在这一过程中,阻抗会来回变化,直到阻抗值达到一个稳定的状态:如果线缆的末端是开路,最终的阻抗值为无穷大,如果线缆的末端是短路,最终的阻抗值为零。

 

 

对于3英尺长的RG58线缆来说,必须在小于3ns的时间间隔内完成阻抗的测量过程。这就是时域反射计(TDR)要完成的工作。TDR可以测量传输线的动态阻抗。如果需要花1s的时间间隔来测量3英尺长的RG58线缆的阻抗,那么在这一段时间间隔内信号已经来回反射了几百万次,那么你可能从阻抗的巨大的变动中得到完全不同的阻抗的值,最终得到的结果是无穷大,因为线缆的终端是开路

 
 
 
 

    本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。如发现有害或侵权内容,请点击这里 或 拨打24小时举报电话:4000070609 与我们联系。

    0条评论

    发表

    请遵守用户 评论公约

    类似文章 更多
    喜欢该文的人也喜欢 更多

    ×
    ×

    ¥.00

    微信或支付宝扫码支付:

    开通即同意《个图VIP服务协议》

    全部>>