电源完整性理论基础

电源完整性理论基础之一

2010-05-23 16:30:53 来源：PCB技术网 浏览：134次

内容提要：随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(power integrity

随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(power integrity)。其实，PI和SI是紧密联系在一起的，只是以往的EDA仿真工具在进行信号完整性分析时，一般都是简单地假设电源绝对处于稳定状态，但随着系统设计对仿真精度的要求不断提高，这种假设显然是越来越不能被接受的，于是PI的研究分析也应运而生。从广义上说，PI是属于SI研究范畴之内的，而新一代的信号完整性仿真必须建立在可靠的电源完整性基础之上。虽然电源完整性主要是讨论电源供给的稳定性问题，但由于地在实际系统中总是和电源密不可分，通常把如何减少地平面的噪声也作为电源完整性中的一部分进行讨论。

5.1  电源噪声的起因及危害

造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路上存在的电感。从表现形式上来看又可以分为三类：同步开关噪声（SSN），有时被称为Δi噪声，地弹（Ground bounce）现象也可归于此类（图1-5-1）；非理想电源阻抗影响（图1-5-2）；谐振及边缘效应（图1-5-3）。

   

  系数k为0.2249（单位为英寸）或0.884（单位为厘米），εr指介质的介电常数（真空为1，FR-4材料在4.1~4.7之间），A指铺铜平行部分的总面积，d指电源和地之间的距离。以2.9’X1.2’的内存模块PCB板为例，相邻为10Mils的电源和地构成的电容大小大概为：0.2249X4.5X2.9X1.2/0.01=352.2pF。可见，电源和地之间耦合电容的值很小，表现的阻抗也比较大，一般有几欧姆，所以在高速设计中仅仅依靠电源自身的耦合降低阻抗是远远不够的。

在设计电源阻抗的时候，要注意频率的影响，我们不但需要计算直流阻抗（电阻），还要同时考虑在较高频率时的交流阻抗（主要是电感），最高的频率将是时钟信号频率的两倍，因为在时钟的上升和下降沿，电源系统上都会产生瞬间电流的变化。一般可以通过下面这个基本公式来计算受阻抗影响的电源电压波动：

                   

       为了降低电源的电阻和电感，在设计中可采取的措施是：

l        使用电阻率低的材料，比如铜；

l        用较厚、较粗的电源线，并尽可能减少长度；

l        降低接触电阻；

l        减小电源内阻；

l        电源尽量靠近GND；

l        合理使用去耦电容；

由于电源阻抗的要求，以往的电源总线形式已经不可能适用于高速电路，目前基本上都是采用了大面积的铜皮层作为低阻抗的电源分配系统。当然，电源层本身的低阻抗还是不能满足设计的需要，需要考虑的问题还很多，比如，芯片封装中的电源管脚，连接器的接口，以及高频下的谐振现象等等，这些都可能会造成电源阻抗的显著增加。解决这些问题的最简单也最有效的方案就是大量使用去耦电容，这在后文中会详细讨论。

 

5.3  同步开关噪声分析

同步开关噪声（Simultaneous Switch Noise，简称SSN）是指当器件处于开关状态，产生瞬间变化的电流（di/dt），在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，所以也称为Δi噪声。如果是由于封装电感而引起地平面的波动，造成芯片地和系统地不一致，这种现象我们称为地弹（Ground bounce）。同样，如果是由于封装电感引起的芯片和系统电源差异，就称为电源反弹（Power Bounce）。所以，严格的说，同步开关噪声并不完全是电源的问题，它对电源完整性产生的影响最主要表现为地/电源反弹现象。

       同步开关噪声主要是伴随着器件的同步开关输出（SSO，即Simultaneous Switch Output）而产生，开关速度越快，瞬间电流变化越显著，电流回路上的电感越大，则产生的SSN越严重。基本公式为：VSSN=N·LLoop·(dI/dt)，其中I指单个开关输出的电流，N是同时开关的驱动端数目，LLoop为整个回流路径上的电感，而VSSN就是同步开关噪声的大小。这个公式看起来简单，但真正分析起来却不是那么容易，因为不但需要对电路进行合理的建模，还要判断各种可能的回流路径，以及分析不同的工作状态。总的来说，对于同步开关噪声的研究是一个比较复杂的工程，本文也只是对其基本原理做一个概括性的阐述。此外，如果考虑地更广一点，除了信号本身回流路径的电感之外，离的很近的信号互连引线之间的串扰也是加剧同步开关噪声的原因之一。

       由于电阻对开关噪声的影响很小，为简化讨论，这里忽略其影响，并把封装电感提取为简化的集总元件进行分析。我们可以将SSN分为两种情况：芯片内部（on-chip）开关噪声和芯片外部（off-chip）开关噪声。可以参考图1-5-10，当内部Driver4开关（此时driver1作为接收端）时产生的噪声就是on-chip SSN，可以看到其回流途径只经过电源和地，和信号管脚的寄生电感无关；而当Driver1（或2,3）作为开关输出时，产生的噪声称为off-chip SSN，这时的电流将流经信号线和地，但不经过芯片的电源管脚（信号跳变为1到0）。

5.3.1  芯片内部开关噪声

先分析on chip的情况，上图中的Lp和Lg为封装中电源和地的寄生电感，Ls为系统电源的电感。现假设L为封装电源和地总的电感，由于Lp和Lg上通过的电流是反向的，则：L=Lp+Lg-2Mpg，Mpg指Lp和Lg之间的耦合电感。这时芯片实际得到的电压为：

 

       因而，在瞬间开关时，加载在芯片上的电源电压会下降，随后围绕Vs振荡并呈阻衰减。上面的分析仅仅是针对一个内部驱动工作的情况，如果多个驱动级同时工作，会造成更大的电源压降，从而造成器件的驱动能力将降低，电路速度会减慢。通常可以采取的措施有：

1．降低芯片内部驱动器的开关速率和同时开关的数目，以减小di/di，不过这种方式不现实，因为电路设计的方向就是更快，更密。

2．降低系统供给电源的电感，高速电路设计中要求使用单独的电源层，并让电源层和地平面尽量接近。

3．降低芯片封装中的电源和地管脚的电感，比如增加电源/地的管脚数目，减短引线长度，尽可能采用大面积铺铜。

4．增加电源和地的互相耦合电感也可以减小回路总的电感，因此要让电源和地的管脚成对分布，并尽量靠近。

5．给系统电源增加旁路电容，这些电容可以给高频的瞬变交流信号提供低电感的旁路，而变化较慢的信号仍然走系统电源回路（图1-5-11）。虽然off-chip驱动的负载电容也可以看作旁路电容，但由于其电容很小，所以对交流旁路作用不大。

6．考虑在芯片封装内部使用旁路电容，这样高频电流的回路电感会非常小，能在很大程度上减小芯片内部的同步开关噪声。

7．更高要求的情况下可以将芯片不经过封装而直接装配到系统主板上，这称为DCA技术（Direct Chip Attach）。但这相关到一些稳定性和安全性的问题，在目前的技术水平下，还存在着很多问题。

 

5.3.2  芯片外部开关噪声

下面再分析一下off-chip的情况（图1-5-12），它和on-chip最显著的区别在于计算开关噪声的时候需要考虑信号线的电感，而且对于不同的开关状态其电流回路也不同，1到0跳变时，回流不经过封装的电源管脚，0到1跳变时，回流不经过封装的地管脚。类似前面的分析，可计算由于封装电感的影响造成的电压降为（不考虑系统电源电感）：

 这时，芯片的地并不是和理想的系统地保持同样的零电位，而是存在Vgb的电压波动，这种情况我们称之为地反弹（也称地跳，或Ground bounce），同样对于0到1开关状态，封装电感会给电源造成一定的压降，称为电源反弹。当然，地弹现象是on-chip和off-chip同步开关输出的综合影响，但需要注意的是，地弹噪声只根源于封装寄生电感，和系统的电源及地的电感无关，这也是SSN和Ground bounce在概念上不等同的根本原因。

       减轻Off-chip开关噪声的方法有以下几种：

1．降低芯片内部驱动器的开关速率和同时开关的数目。

2．降低封装回路电感，增加信号和电源和地的耦合电感。

3．在封装内部使用旁路电容，这样能让电源和地共同分担电流回路，可以减小等效电感。但对于系统电源的旁路电容使用将不会影响地弹噪声的大小。

5.3.3  等效电感衡量SSN

分析了同步开关噪声的基本原理，我们可以总结出一个结论：对于给定的电路，即di/dt不变的情况下，减轻SSN就是尽量减小信号回路的等效电感（Leff）。Leff包含三个部分：On-chip开关输出的回路等效电感Leff,P；所有Off-chip驱动从低到高开关输出的回路等效电感Leff,LH；所有Off-chip驱动从高到低开关输出的回路等效电感Leff,HL。对于Off-chip的同步开关来说，如果驱动器的跳变是不一致的话，比如有的是1到0变化，有的是0到1变化，这时候由于某些回流方向相反，会因为耦合而降低等效电感，而对于噪声分析，我们要能预见最坏的可能，所以考虑所有同步开关状态都一致的情况。

同步开关噪声的产生绝大部分源于芯片封装的问题（此外，还有接插件或连接器），往往有人仅仅是比较芯片封装管脚本身的寄生电感来判断高频封装的优劣，这是没有太大意义的。更有效的方法是通过仿真及测试得到信号回路等效电感Leff来进行比较，Leff越大，就意味着同步开关噪声也越大。但有的时候也不是很容易就可以通过Leff看出来的，比如下面图表中两种封装的等效电感比较，这时候就要取决于实际应用，看电源稳定性和信号干扰哪个更重要了：