分享

搞懂这三个问题,就不要看这本书了

 暖暖81tl56m9sz 2021-10-17

关于这本书,之前是奔着学习DDR知识部分来的,谁知道开篇的三个问题,让我将其看完了。这里面还有关于Jitter的内容,也是觉得还有必要一读。关于DDR和Jitter后面会有写这部分知识的文章,所以这边就先放一下。

信号完整性学习之路
信号完整性学习之路
信号完整性相关基础知识(设计,测试&仿真)总结 杂谈(生活与职场)。 一起学习,共同进步!
53篇原创内容
公众号

01

仿真部分

这中间仿真设计案例实操部分,EDA的工具,使用的是Mentor HyperLynx,之前在外企有用过Mentor进行版图设计,仿真软件那时候公司还没有导入,最新使用的是Sigrity。所以HyperLynx没用过,这里面的实操部分,就略过。

仿真模型部分有必要讲一下。这里比较详细讲了IBIS模型,除了模型的基础知识,特别强调模型验证,这一点和之前文章《仿真前需要做什么?》理论相通,不管怎么样,一定要对所拿到的模型进行确认和验证,来确保仿真结果的准确性。

前文的读书笔记中,认为电磁理论才是信号完整性的入门。本书将电磁波进行细化到微波来讲。微波为频率300MHz至300GHz的电磁波,根据波长与速度的关系,整个微波频段按照波长又分为:分米波,厘米波和毫米波。现有电子产品的频率范围也确实在微波频段内。笔者给了个“30GHzCm”,根据其转换,确实能很快换算波长和频率关系。

本书中多处提到1/4波长,希望大家保持对1/4波长这个数值的敏感性,以及以此为基准的整数倍都需要关注。传输线的长度,过孔的间距等等,都要基于此标准进行控制,以防止EMI问题。

02

电源部分

之前电源完整性基础知识,更多是在AC PDN 部分,DC IR Drop部分。其实这里面还有一个OPTIMIZE PI,关注去耦电容。本书更多放在电容摆放位置方向。关于电容摆放位置,很多资料给出的是电容尽量靠近芯片,解释是减少回路电感,确实这个原因也有。除了这个原因,还可以考虑电容去耦半径。

电容的去耦半径,而这个就是噪声源与电容补偿电流之间的相位关系。噪声源到电容,电容给出补偿电流到噪声扰动区,这两个延迟必要造成相位的差别。

图片

距离越近,相位差越小,补偿能量越多。

噪声源到电容的距离为1/4波长时,补偿相位正好相差180°,去耦作用完全失效。经验值是控制在波长的1/50之内。

书中还举例说明,一个0.01微法,0402封装,寄生电感(本体等效电感、引线电感以及过孔等效电感)1.5纳亨,其布线安装后的谐振频率为:

图片

谐振频率所对应的周期约为25ns。信号在电路板的传播速度为6in/ns,波长为150inch。选取经验值150/50=3 inch,大约等于7.5厘米。

容值越大,谐振频率越低,对应波长越长,去耦半径越大;

容值越小,谐振频率越高,对应波长越短,去耦半径越小。

所以经验上给出:容值小先靠近摆放,容值大的相对靠近摆放。

回到补偿电流公式,发现电流强度是指数级别衰减,电容本身补偿能力的下降,加上电路板布线的EM电磁环境复杂性,这个计算理论值明显偏大。所以经验上只给出:去耦电容尽量靠近。

图片

关于去耦电容如何打孔,搞懂下图就可以了。

图片

03

思考部分

最后,笔者给出SI工程师需要做的几个方面:

1.坚持理论学习;这一点深有体会,这也是读书笔记系列的初衷。里面说到的电磁波理论,编码理论等,也是觉得自己以后需要加强与关注的。

2.适当参加培训;这一点,个人的理解是多和外部保持联系。

3.不要盲目相信设计规范;刚开始,也是对某些大厂的设计规范深信不疑,后来才觉得这里面也有不合理的部分,很长一段时间才意识到加强基础理论的学习,希望为时不晚。

4.总结经验,不断提高。针对不同的产品,抓住基础理论点,结合自身产品特性,才能做出准确且合理的设计。

Call back回文初,这三个问题是:

1. 在高速信号线的传输结构中,能不能以电源平面作为参考平面?到底是以地平面作为参考平面好,还是以电源平面作为参考平面好?

2.高速差分信号的布线中,P/N差分线之间要做长度匹配,而在做等长匹配的过程中势必由于线间距的变化而引起阻抗不连续。对于更高速的差分信号线(例如6Gbps 以上的差分信号线)布线,需不需要做等长匹配?长度匹配非要做到5mil之内?

3. 高速信号码间干扰(ISI:Inter Symbol Interference),对于同样一个问题,来自两本技术资料的字面描述完全不一致。一种是:“当信号沿传输线传播时,总存在反射、串扰或其他噪声源引起的噪声。这些噪声会影响发送到传输线上的信号,降低时序容限和信号完整性容限。这种现象称为ISI”。·

另一种“在有损媒质中,(较高频率的)比特流可能会造成跳变时序和信号幅度偏离理想值。……由于容性效应,每次电平跳变都要有一定的电荷充放电时间。如果前次跳变的电平在达到预定电平之前,紧接着发生又一次跳变,那么当前比特就可能产生时间和电平量级的偏差,这种效应会级联累积”

遇到这种情况,我们该怎么衡量标准?

搞懂这三个问题,这本书就可以不看了。

最后,借用文中一句话来结尾:

理解和掌握最根本的理论,是解释和解决一切高速问题永远不变的法宝!

    本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。请注意甄别内容中的联系方式、诱导购买等信息,谨防诈骗。如发现有害或侵权内容,请点击一键举报。
    转藏 分享 献花(0

    0条评论

    发表

    请遵守用户 评论公约

    类似文章 更多