|
【电源设计小贴士1】如何为电源选择正确的工作频率？ 图1显示的是降压电源频率与体积的关系。频率为100 kHz时，电感占据了电源体积的大部分（深蓝色区域）。如果我们假设电感体积与其能量相关，那么其体积缩小将与频率成正比例关系。由于某种频率下电感的磁芯损耗会极大增高并限制尺寸的进一步缩小，因此在此情况下上述假设就不容乐观了。如果该设计使用陶瓷电容，那么输出电容体积（褐色区域）便会随频率缩小，即所需电容降低。另一方面，之所以通常会选用输入电容，是因为其具有纹波电流额定值。该额定值不会随频率而明显变化，因此其体积（黄色区域）往往可以保持恒定。另外，电源的半导体部分不会随频率而变化。这样，由于低频开关，无源器件会占据电源体积的大部分。当我们转到高工作频率时，半导体（即半导体体积，淡蓝色区域）开始占据较大的空间比例。  图1 电源组件体积主要由半导体占据
该曲线图显示半导体体积本质上并未随频率而变化，而这一关系可能过于简单化。与半导体相关的损耗主要有两类：传导损耗和开关损耗。同步降压转换器中的传导损耗与MOSFET的裸片面积成反比关系。MOSFET面积越大，其电阻和传导损耗就越低。 开关损耗与MOSFET开关的速度以及MOSFET具有多少输入和输出电容有关。这些都与器件尺寸的大小相关。大体积器件具有较慢的开关速度以及更多的电容。图2显示了两种不同工作频率 (F) 的关系。传导损耗 (Pcon)与工作频率无关，而开关损耗 (Psw F1 和 Psw F2) 与工作频率成正比例关系。因此更高的工作频率 (Psw F2) 会产生更高的开关损耗。当开关损耗和传导损耗相等时，每种工作频率的总损耗最低。另外，随着工作频率提高，总损耗将更高。 但是，在更高的工作频率下，最佳裸片面积较小，从而带来成本节约。实际上，在低频率下，通过调整裸片面积来最小化损耗会带来极高成本的设计。但是，转到更高工作频率后，我们就可以优化裸片面积来降低损耗，从而缩小电源的半导体体积。这样做的缺点是，如果我们不改进半导体技术，那么电源效率将会降低。  图2 提高工作频率会导致更高的总体损耗
如前所述，更高的工作频率可缩小电感体积；所需的内层芯板会减少。更高频率还可降低对于输出电容的要求。有了陶瓷电容，我们就可以使用更低的电容值或更少的电容。这有助于缩小半导体裸片面积，进而降低成本。 【电源设计小贴士2】：如何驾驭噪声电源？ 无噪声电源并非是偶然设计出来的。一种好的电源布局是在设计时最大程度的缩短实验时间。花费数分钟甚至是数小时的时间来仔细查看电源布局，便可以省去数天的故障排查时间。 图 1 显示的是电源内部一些主要噪声敏感型电路的结构图。将输出电压与一个参考电压进行比较以生成一个误差信号，然后再将该信号与一个斜坡相比较，以生成一个用于驱动功率级的 PWM（脉宽调制）信号。 电源噪声主要来自三个地方：误差放大器输入与输出、参考电压以及斜坡。对这些节点进行精心的电气设计和物理设计有助于最大程度地缩短故障诊断时间。一般而言，噪声会与这些低电平电路电容耦合。一种卓越的设计可以确保这些低电平电路的紧密布局，并远离所有开关波形。接地层也具有屏蔽作用。  图 1 低电平控制电路的诸多噪声形成机会 误差放大器输入端可能是电源中最为敏感的节点，因为其通常具有最多的连接组件。如果将其与该级的极高增益和高阻抗相结合，后患无穷。在布局过程中，您必须最小化节点长度，并尽可能近地将反馈和输入组件靠近误差放大器放置。如果反馈网络中存在高频积分电容，那么您必须将其靠近放大器放置，其他反馈组件紧跟其后。并且，串联电阻-电容也可能形成补偿网络。最理想的结果是，将电阻靠近误差放大器输入端放置，这样，如果高频信号注入该电阻-电容节点时，那么该高频信号就不得不承受较高的电阻阻抗—而电容对高频信号的阻抗则很小。 斜坡是另一个潜在的会带来噪声问题的地方。斜坡通常由电容器充电（电压模式）生成，或由来自于电源开关电流的采样（电流模式）生成。通常，电压模式斜坡并不是一个问题，因为电容对高频注入信号的阻抗很小。而电流斜坡却较为棘手，因为存在了上升边沿峰值、相对较小的斜坡振幅以及功率级寄生效应。 图 2 显示了电流斜坡存在的一些问题。第一幅图显示了上升边沿峰值和随后产生的电流斜坡。比较器（根据其不同速度）具有两个电压结点 (potential trip points)，结果是无序控制运行，听起来更像是煎熏肉的声音。 利用控制 IC 中的上升边沿消隐可以很好地解决这一问题，其忽略了电流波形的最初部分。波形的高频滤波也有助于解决该问题。同样也要将电容器尽可能近地靠近控制 IC 放置。正如这两种波形表现出来的那样，另一种常见的问题是次谐波振荡。这种宽－窄驱动波形表现为非充分斜率补偿。向当前斜坡增加更多的电压斜坡便可以解决该问题。  图 2 两种常见的电流模式噪声问题 尽管您已经相当仔细地设计了电源布局，但是您的原型电源还是存在噪声。这该怎么办呢？首先，您要确定消除不稳定因素的环路响应不存在问题。有趣的是，噪声问题可能会看起来像是电源交叉频率上的不稳定。但真正的情况是该环路正以其最快响应速度纠出注入误差。同样，最佳方法是识别出噪声正被注入下列三个地方之一：误差放大器、参考电压或斜坡。您只需分步解决便可！ 第一步是检查节点，看斜坡中是否存在明显的非线性，或者误差放大器输出中是否存在高频率变化。如果检查后没有发现任何问题，那么就将误差放大器从电路中取出，并用一个清洁的电压源加以代替。这样您应该就能够改变该电压源的输出，以平稳地改变电源输出。如果这样做奏效的话，那么您就已经将问题范围缩小至参考电压和误差放大器了。 有时，控制 IC 中的参考电压易受开关波形的影响。利用添加更多（或适当）的旁路可能会使这种状况得到改善。另外，使用栅极驱动电阻来减缓开关波形也可能会有助于解决这一问题。如果问题出在误差放大器上，那么降低补偿组件阻抗会有所帮助，因为这样降低了注入信号的振幅。如果所有这些方法都不奏效，那么就从印刷电路板将误差放大器节点去除。对补偿组件进行架空布线 (air wiring) 可以帮助我们识别出哪里有问题。 【电源设计小贴士3】：阻尼输入滤波器系列1 一般而言，所有的电源都在一个给定输入范围保持其效率。因此，输入功率或多或少地与输入电压水平保持恒定。图 1 显示的是一个开关电源的特征。随着电压的下降，电流不断上升。  图 1 开关电源表现出的负阻抗 负输入阻抗 电压-电流线呈现出一定的斜率，其从本质上定义了电源的动态阻抗。这根线的斜率等于负输入电压除以输入电流。也就是说，由 Pin = V ? I，可以得出 V = Pin/I；并由此可得 dV/dI = –Pin/I2 或 dV/dI ≈ –V/I。 该近似值有些过于简单，因为控制环路影响了输入阻抗的频率响应。但是很多时候，当涉及电流模式控制时这种简单近似值就已足够了。 为什么需要输入滤波器 开关调节器输入电流为非连续电流，并且在输入电流得不到滤波的情况下其会中断系统的运行。大多数电源系统都集成了一个如图 2 所示类型的滤波器。电容为功率级的开关电流提供了一个低阻抗，而电感则为电容上的纹波电压提供了一个高阻抗。该滤波器的高阻抗使流入源极的开关电流最小化。在低频率时，该滤波器的源极阻抗等于电感阻抗。在您升高频率的同时，电感阻抗也随之增加。在极高频率时，输出电容分流阻抗。在中间频率时，电感和电容实质上就形成了一种并联谐振电路，从而使电源阻抗变高，呈现出较高的电阻。 大多数情况下，峰值电源阻抗可以通过首先确定滤波器 (Zo) 的特性阻抗来估算得出，而滤波器特性阻抗等于电感除以电容所得值的平方根。这就是谐振下电感或者电容的阻抗。接下来，对电容的等效串联电阻 (ESR) 和电感的电阻求和。这样便得到电路的 Q 值。峰值电源阻抗大约等于 Zo 乘以电路的 Q 值。  图 2 谐振时滤波器的高阻抗和高阻性 振荡 但是，开关的谐振滤波器与电源负阻抗耦合后会出现问题。图 3 显示的是在一个电压驱动串联电路中值相等、极性相反的两个电阻。这种情况下，输出电压趋向于无穷大。当您获得由谐振输入滤波器等效电阻所提供电源的负电阻时，您也就会面临一个类似的电源系统情况；这时，电路往往就会出现振荡。  图 3 与其负阻抗耦合的开关谐振滤波器可引起不必要的振荡 设计稳定电源系统的秘诀是保证系统电源阻抗始终大大小于电源的输入阻抗。我们需要在最小输入电压和最大负载（即最低输入阻抗）状态下达到这一目标。在电源设计小贴士 4 中，我们将讨论控制电源阻抗的一些实用方法。 【电源设计小贴士4】：阻尼输入滤波器系列2 在“电源设计小贴士3”中，我们讨论了输入滤波器的源极阻抗如何变得具有电阻性，以及其如何同开关调节器的负输入阻抗相互作用。在极端情况下，这些阻抗振幅可以相等，但是其符号相反从而构成了一个振荡器。业界通用的标准是输入滤波器的源极阻抗应至少比开关调节器的输入阻抗低6dB，作为最小化振荡概率的安全裕度。 输入滤波器设计通常以根据纹波电流额定值或保持要求选择输入电容（如图1所示CO）开始的。第二步通常包括根据系统的EMI要求选择电感 (LO)。在谐振附近，这两个组件的源极阻抗会非常高，从而导致系统不稳定。图1描述了一种控制这种阻抗的方法，其将串联电阻 (RD) 和电容 (CD) 与输入滤波器并联放置。利用一个跨接CO的电阻，可以阻尼滤波器。但 是，在大多数情况下，这样做会导致功率损耗过高。另一种方法是在滤波器电感的两端添加一个串联连接的电感和电阻。  图1 CD和RD阻尼输出滤波器源极阻抗 选择阻尼电阻 有趣的是，一旦选择了四个其他电路组件，那么就会有一个阻尼电阻的最佳选择。图2显示的是不同阻尼电阻情况下这类滤波 器的输出阻抗。红色曲线表示过大的阻尼电阻。请思考一下极端的情况，如果阻尼电阻器开启，那么峰值可能会非常的高，且仅由CO和LO来设定。蓝色曲线表示阻尼电阻过低。如果电阻被短路，则谐振可由两个电容和电感的并联组合共同设置。绿色曲线代表 最佳阻尼值。利用一些包含闭型解的计算方法就可以很轻松地得到该值。  图2 在给定CD-CO比的情况下，有一个最佳阻尼电阻 选择组件 在选择阻尼组件时，图3非常有用。该图是通过使用RD Middlebrook建立的闭型解得到的。横坐标为阻尼滤波器输出阻抗与未阻 尼滤波器典型阻抗 (ZO = (LO/CO)1/2) 的比。纵坐标值有两个：阻尼电容与滤波器电容 (N) 的比；以及阻尼电阻同该典型阻抗的比。利 用该图，首先根据电路要求来选择LO和CO，从而得到ZO。随后，将最小电源输入阻抗除以二，得到您的最大输入滤波器源极阻抗 (6dB)。 最小电源输入阻抗等于Vinmin2/Pmax。只需读取阻尼电容与滤波器电容的比以及阻尼电阻与典型阻抗的比, 您便可以计算得到 一个横坐标值。例如，一个具有10μH电感和10μH电容的滤波器具有Zo = (10μH/10 μF)1/2 = 1 Ohm 的典型阻抗。如果它正对一个12V最小输入的12W电源进行滤波，那么该电源输入阻抗将为Z = V2/P = 122/12 = 12 Ohms。这样，最大源极阻抗应等于该值的二分之一 ，也即6 Ohms。现在，在6/1 = 6的X轴上输入该图，那么，CD/CO = 0.1，即1 μF，同时RD/ZO = 3，也即3 Ohms。  图3 选取LO和CO后，便可从最大允许源极阻抗范围内选择CD和RD 【电源设计小贴士5】：降压控制器在电源设计中的使用 负输出电压降压—升压有时称之为负反向，其工作占空比为 50%，可提供相当于输入电压但极性相反的输出电压。其可以随着输入电压的波动调节占空比，以“降压”或“升压”输出电压来维持稳压。 图1显示了一款精简型降压—升压电路，以及电感上出现的开关电压。这样一来该电路与标准降压转换器的相似性就会顿时明朗起来。实际上，除了输出电压和接地相反以外，它和降压转换器完全一样。这种布局也可用于同步降压转换器。这就是与降压或同步降压转换器端相类似的地方，因为该电路的运行与降压转换器不同。 FET开关时出现在电感上的电压不同于降压转换器的电压。正如在降压转换器中一样，平衡伏特-微秒 (V-μs) 乘积以防止电感饱和是非常必要的。当 FET 为开启时（如图 1 所示的 ton 间隔），全部输入电压被施加至电感。这种电感“点”侧上的正电压会引起电流斜坡上升，这就带来电感的开启时间 V-μs 乘积。FET 关闭 (toff) 期间，电感的电压极性必须倒转以维持电流，从而拉动点侧为负极。电感电流斜坡下降，并流经负载和输出电容，再经二极管返回。电感关闭时V-μs 乘积必须等于开启时 V-μs 乘积。由于 Vin 和 Vout 不变，因此很容易便可得出占空比 (D) 的表达式：D=Vout/(Vout " Vin)。这种控制电路通过计算出正确的占空比来维持输出电压稳压。上述表达式和图 1 所示波形均假设运行在连续导电模式下。  图1 降压—升压电感要求平衡其伏特-微秒乘积 降压—升压电感必须工作在比输出负载电流更高的电流下。其被定义为 IL = I/(1-D)，或只是输入电流与输出电流相加。对于和输入电压大小相等的负输出电压（D = 0.5）而言，平均电感电流为输出的 2 倍。 有趣的是，连接输入电容返回端的方法有两种，其会影响输出电容的 rms 电流。典型的电容布局是在 +Vin 和 Gnd 之间，与之相反，输入电容可以连接在 +Vin和 "V之间。利用这种输入电容配置可降低输出电容的rms电流。然而，由于输入电容连接至 "Vout，因此 "Vout 上便形成了一个电容性分压器。这就在控制器开始起作用以前，在开启时间的输出上形成一个正峰值。为了最小化这种影响，最佳的方法通常是使用一个比输出电容要小得多的输入电容，请参见图 2 所示的电路。输入电容的电流在提供 dc 输出电流和吸收平均输入电流之间相互交替。rms 电流电平在最高输入电流的低输入电压时最差。因此，选择电容器时要多加注意，不要让其 ESR 过高。陶瓷或聚合物电容器通常是这种拓扑较为合适的选择。 图2 降压控制器在降压—升压中的双重作用 必须要选择一个能够以最小输入电压减去二极管压降上电的控制器，而且在运行期间还必须能够承受得住 Vin 加 Vout 的电压。FET 和二极管还必须具有适用于这一电压范围的额定值。通过连接输出接地的反馈电阻器可实现对输出电压的调节，这是由于控制器以负输出电压为参考电压。只需精心选取少量组件的值，并稍稍改动电路，降压控制器便可在负输出降压—升压拓扑中起到双重作用。 【电源设计小贴士6】：如何精确测量电源纹波 在图 1 所示的示例中，一名初级工程师完全错误地使用了一台示波器。他的第一个错误是使用了一支带长接地引线的示波器探针；他的第二个错误是将探针形成的环路和接地引线均置于电源变压器和开关元件附近；他的最后一个错误是允许示波器探针和输出电容之间存在多余电感。该问题在纹波波形中表现为高频拾取。在电源中，存在大量可以很轻松地与探针耦合的高速、大信号电压和电流波形，其中包括耦合自电源变压器的磁场，耦合自开关节点的电场，以及由变压器互绕电容产生的共模电流。 图1 错误的纹波测量得到的较差的测量结果 利用正确的测量方法可以大大地改善测得纹波结果。首先，通常使用带宽限制来规定纹波，以防止拾取并非真正存在的高频噪声。我们应该为用于测量的示波器设定正确的带宽限制。其次，通过取掉探针“帽”，并构成一个拾波器（如图 2 所示），我们可以消除由长接地引线形成的天线。将一小段线缠绕在探针接地连接点周围，并将该接地连接至电源。这样做可以缩短暴露于电源附近高电磁辐射的端头长度，从而进一步减少拾波。 最后，在隔离电源中，会产生大量流经探针接地连接点的共模电流。这就在电源接地连接点和示波器接地连接点之间形成了压降，从而表现为纹波。要防止这一问题的出现，我们就需要特别注意电源设计的共模滤波。另外，将示波器引线缠绕在铁氧体磁心周围也有助于最小化这种电流。这样就形成了一个共模电感器，其在不影响差分电压测量的同时，还减少了共模电流引起的测量误差。图 2 显示了该完全相同电路的纹波电压，其使用了改进的测量方法。这样，高频峰值就被真正地消除了。 图2 四个轻微的改动便极大地改善了测量结果 实际上，集成到系统中以后，电源纹波性能甚至会更好。在电源和系统其他组件之间几乎总是会存在一些电感。这种电感可能存在于布线中，抑或只有蚀刻存在于 PWB 上。另外，在芯片周围总是会存在额外的旁路电容，它们就是电源的负载。这二者共同构成一个低通滤波器，进一步降低了电源纹波和/或高频噪声。在极端情况下，电流短时流经 15 nH 电感和 10 μF 旁路电容的一英寸导体时，该滤波器的截止频率为 400 kHz。这种情况下，就意味着高频噪声将会得到极大降低。许多情况下，该滤波器的截止频率会在电源纹波频率以下，从而有可能大大降低纹波。经验丰富的工程师应该能够找到在其测试过程中如何运用这种方法的途径。 【电源设计小贴士7】：高效驱动LED离线式照明 用切实可行的螺纹旋入式LED来替代白炽灯泡可能还需要数年的时间，而在建筑照明中LED的使用正在不断增长，其具有更高的可靠性和节能潜力。同大多数电子产品一样，其需要一款电源来将输入功率转换为LED可用的形式。 在路灯应用中，一种可行的配置是创建300V/0.35安培负载的80个串联的LED。在选择电源拓扑结构时，需要制定隔离和功率因数校正 (PFC) 相关要求。隔离需要大量的安全权衡研究，其中包括提供电击保护需求和复杂化电源设计之间的对比权衡。在这种应用中，LED上存在高压，一般认为隔离是非必需的，而PFC才是必需的，因为在欧洲25瓦以上的照明均要求具有PFC功能，而这款产品正是针对欧洲市场推出的。 就这种应用而言，有三种可选电源拓扑：降压拓扑、转移模式反向拓扑和转移模式 (TM) 单端初级电感转换器 (SEPIC) 拓扑。当LED电压大约为80伏特时，降压拓扑可以非常有效地被用于满足谐波电流要求。在这种情况下，更高的负载电压将无法再继续使用降压拓扑。那么，此时较为折中的方法就是使用反向拓扑和SEPIC拓扑。SEPIC具有的优点是，其可钳制功率半导体器件的开关波形，允许使用较低的电压，从而使器件更为高效。在该应用中，可以获得大约 2% 的效率提高。另外，SEPIC中的振铃更少，从而使EMI滤波更容易。图1显示了这种电源的原理图。 图1 转移模式SEPIC发挥了简单LED驱动器的作用 该电路使用了一个升压TM PFC控制器来控制输入电流波形。该电路以离线为C6充电作为开始。一旦开始工作，控制器的电源就由一个SEPIC电感上的辅助绕组来提供。一个相对较大的输出电容将LED纹波电流限定在DC电流的20%。补充说明一下，TM SEPIC中的AC电通量和电流非常高，需要漆包绞线和低损耗内层芯板来降低电感损耗。 图2和图3显示了与图1中原理图相匹配的原型电路的实验结果。与欧洲线路范围相比，其效率非常之高，最高可达92%。这一高效率是通过限制功率器件上的振铃实现的。另外，正如我们从电流波形中看到的一样，在96%效率以上时功率因数非常好。有趣的是，该波形并非纯粹的正弦曲线，而是在上升沿和下降沿呈现出一些斜度，这是电路没有测量输入电流而只对开关电流进行测量的缘故。但是，该波形还是足以通过欧洲谐波电流要求的。 图2 TM SEPIC具有良好的效率和高PFC效率 图3 线路电流轻松地通过EN61000-3-2 Class C标准 【电源设计小贴士8】：通过改变电源频率来降低EMI性能 这种方法涉及了对电源开关频率的调制，以引入边带能量，并改变窄带噪声到宽带的发射特征，从而有效地衰减谐波峰值。需要注意的是，总体EMI性能并没有降低，只是被重新分布了。 利用正弦调制，可控变量的两个变量为调制频率 (fm) 以及您改变电源开关频率 (Δf) 的幅度。调制指数 (Β) 为这两个变量的比： 图1显示了通过正弦波改变调制指数产生的影响。当Β=0时，没有出现频移，只有一条谱线。当Β=1时，频率特征开始延伸，且中心频率分量下降了20%。当Β=2时，该特征将进一步延伸，且最大频率分量为初始状态的60%。频率调制理论可以用于量化该频谱中能量的大小。Carson法则表明大部分能量都将被包含在2 * (Δf + fm) 带宽中。 图1 调制电源开关频率延伸了EMI特征 图2显示了更大的调制指数，并表明降低12dB以上的峰值EMI性能是有可能的。 图2 更大的调制指数可以进一步降低峰值EMI性能 选取调制频率和频移是两个很重要的方面。首先，调制频率应该高于EMI接收机带宽，这样接收机才不会同时对两个边带进行测量。但是，如果您选取的频率太高，那么电源控制环路可能无法完全控制这种变化，从而带来相同速率下的输出电压变化。另外，这种调制还会引起电源中出现可闻噪声。因此，我们选取的调制频率一般不能高出接收机带宽太多，但要大于可闻噪声范围。很显然，从图2我们可以看出，较大地改变工作频率更为可取。然而，这样会影响到电源设计，意识到这一点非常重要。也就是说，为最低工作频率选择磁性元件。此外，输出电容还需要处理更低频率运行带来的更大的纹波电流。 图3对有频率调制和无频率调制的EMI性能测量值进行了对比。此时的调制指数为4，正如我们预料的那样，基频下EMI性能大约降低了8dB。其他方面也很重要。谐波被抹入 (smear into) 同其编号相对应的频带中，即第三谐波延展至基频的三倍。这种情况会在一些较高频率下重复，从而使噪声底限大大高于固定频率的情况。因此，这种方法可能并不适用于低噪声系统。但是，通过增加设计裕度和最小化EMI滤波器成本，许多系统都已受益于这种方法。 图3 改变电源频率降低了基频但提高了噪声底限 【电源设计小贴士9】：估算表面贴装半导体的温升 贴装在散热增强型封装中的半导体要求电路板能够起到散热片的作用，并提供所有必需的冷却功能。如图1所示，热量经过一块金属贴装片和封装流入印刷线路板 (PWB)。然后，热量由侧面流经PWB线迹，并通过自然对流经电路板表面扩散到周围的环境中。影响裸片温升的重要因素是PWB中的铜含量以及用于对流导热的表面面积。 图1 热量由侧面流经PWB线迹，然后从PWB表面扩散至周围环境 半导体产品说明书通常会列出某种PWB结构下结点至周围环境的热阻。这就是说，设计人员只需将这种热阻乘以功耗，便可计算出温升情况。但是，如果设计并没有具体的结构，或者如果需要进一步降低热阻，那么就会出现许多问题。 图2所示为热流问题的简化电模拟，我们可据此深入分析。IC电源由电流源表示，而热阻则由电阻表示。在各电压下对该电路求解，其提供了对温度的模拟。从结点至贴装面存在热阻，同时遍布于电路板的横向电阻和电路板表面至周围环境的电阻共同形成一个梯形网络。这种模型假设1）电路板为垂直安装，2）无强制对流或辐射制冷，所有热流均出现在电路板的铜中，3）在电路板两侧几乎没有温差。 图2 热流电气等效简化了温升估算 图3所示为增加PWB中的铜含量对提高热阻的影响。将1.4 mils铜（双面，半盎司）增加到8.4 mils（4 层，1.5 盎司），就有可能将热阻提高3倍。图中两条曲线：一条表示热流进入电路板、直径为0.2英寸的小尺寸封装；另一条表示热流进入电路板、直径为0.4英寸的大尺寸封装。这两条曲线均适用于9平方英寸的PWB。这两条曲线均同标称数据紧密相关，同时都有助于估算改变产品说明书电路板结构所产生的影响。但是使用这一数据时需要多加谨慎，其假设9平方英寸PWB内没有其他功耗，而实际上并非如此。 图3 热流电气等效简化了温升估算 【电源设计小贴士10】：轻松估计负载瞬态响应 具体的公式表述为： 图1以图形方式说明了上述关系，两种阻抗均以dB-Ω或20*log [Z] 为单位。在开环曲线上的低频率区域内，输出阻抗取决于输出电感阻抗和电感。当输 出电容和电感发生谐振时，形成峰值。高频阻抗取决于电容输出滤波器特性、等效串联电阻 (ESR) 以及等效串联电感 (ESL)。将开环阻抗除以1加环路增益 即可计算得出闭环输出阻抗。 由于该图形以对数表示，即简单的减法，因此在增益较高的低频率区域阻抗会大大降低；在增益较少的高频率区域闭环和开环阻抗基本上是一样的。在 此需要说明如下要点：1）峰值环路阻抗出现在电源交叉频率附近，或出现在环路增益等于 1（或 0dB）的地方；以及 2）在大部分时间里，电源控制带宽都将会 高于滤波器谐振，因此峰值闭环阻抗将取决于交叉频率时的输出电容阻抗。 图1 闭环输出阻抗峰值Zout出现在控制环路交叉频率处 一旦知道了峰值输出阻抗，就可通过负载变动幅度与峰值闭环阻抗的乘积来轻松估算瞬态响应。有几点注意事项需要说明一下，由于低相位裕度会引起 峰化，因此实际的峰值可能会更高些。然而，就快速估计而言，这种影响可以忽略不计。 第二个需要注意的事项与负载变化幅度上升有关。如果负载变化幅度变化缓慢（dI/dt较低），则响应取决于与上升时间有关的低频率区域闭环输出阻抗； 如果负载变化幅度变化极为快速，则输出阻抗将取决于输出滤波器ESL。如果确实如此，则可能需要更多的高频旁通。最后，就极高性能的系统而言，电源 的功率级可能会限制响应时间，即电感器中的电流可能不能像控制环路期望的那样快速响应，这是因为电感和施加的电压会限制电流转换速率。 下面是一个如何使用上述关系的示例。问题是根据200kHz开关电源10 amp变化幅度允许范围内的50mV输出变化挑选一个输出电容。所允许的峰值输 出阻抗为：Zout=50 mV / 10 amps 或5毫欧。这就是最大允许输出电容ESR。接下来就是建立所需的电容。幸运的是，ESR和电容均为正交型，可单独处理。一 个高 (Aggressive) 电源控制环路带宽可以是开关频率的1/6或30kHz。于是在 30 kHz 时输出滤波电容就需要一个不到5毫欧的电抗，或高于1000uF的电容。 图2显示了在5毫欧ESR、1000uF电容以及30 kHz电压模式控制条件时这一问题的负载瞬态仿真。就校验这一方法是否有效的10amp负载变动幅度而言， 输出电压变化大约为52mV。 图 2 仿真校验估计负载瞬态性能 电源设计小贴士11】：解决电源电路损耗问题 该方法基于泰勒级数展开式，其中规定（在赋予一定自由条件下）任何函数都可分解成一个多项式，如下所示： 如果意识到电源损耗与输出电流相关（可用输出电流替换 X），那么系数项就能很好地与不同来源的电源功率损耗联系起来。例如，ao 代表诸如栅极驱动、偏压电源和磁芯的固定开销损耗以及功率晶体管 Coss 充电与放电之类的损耗。这些损耗与输出电流无关。第二项相关联的损耗 a1 直接与输出电流相关，其典型表现为输出二极管损耗和开关损耗。在输出二极管中，大多数损耗是由于结电压引起的，因此损耗会随着输出电流成比例地增加。 类似地，开关损耗可通过输出电流关联项与某些固定电压的乘积近似得出。第三项很容易被识别为传导损耗。其典型表现为 FET 电阻、磁性布线电阻和互联电阻中的损耗。高阶项可能在计算非线性损耗（如磁芯损耗）时有用。只有在考虑前三项情况下才能得出有用结果。 计算三项系数的一种方法是测量三个工作点的损耗并成矩阵求解结果。如果损耗测量结果其中一项是在无负载的工况下得到（即所有损耗均等于第一项系数 a0），那么就能简化该解决方法。随后问题简化至容易求解的两个方程式和两个未知数。一旦计算出系数，即可构建出类似于图 1、显示三种损耗类型的损耗曲线。该曲线在消除测量结果和计算结果之间的偏差时大有用处，并且有助于确定能够提高效率的潜在区域。例如，在满负载工况下，图 1 中的损耗主要为传导损耗。为了提高效率，就需要降低 FET 电阻、电感电阻和互联电阻。 图1：功率损耗组件与二次项系数相匹配 实际损耗与三项式之间的相关性非常好。图 2 对同步降压稳压器的测量数据与曲线拟合数据进行了对比。我们知道，在基于求解三个联立方程组的曲线上将存在三个重合点。对于曲线的剩余部分，两个曲线之间的差异小于2%。由于工作模式（如连续或非连续）不同、脉冲跳频或变频运行等原因，其他类型的电源可能很难以如此匹配。这种方法并非绝对可靠，但是有助于电源设计人员理解实际电路损耗情况。 图2 前三个损耗项提供了与测量值良好的相关性 【电源设计小贴士12】：如何使电源效率最大化 在【电源设计小贴士11】中，我们建议使用如下输出电流函数来计算电源损耗： 下一步是利用上述简单表达式，并将其放入效率方程式中： 这样，输出电流的效率就得到了优化（具体论证工作留给学生去完成）。这种优化可产生一个有趣的结果。 当输出电流等于如下表达式时，效率将会最大化。 需要注意的第一件事是，a1项对效率达到最大时的电流不产生影响。这是由于它与损耗相关，而上述损耗又与诸如二极管结点的输出电流成比例关系。因此，当输出电流增加时，上述损耗和输出功率也会随之增加，并且对效率没有影响。需要注意的第二件事是，最佳效率出现在固定损耗和传导损耗相等的某个点上。这就是说，只要控制设置a0和a2值的组件，便能够获得最佳效率。还是要努力减小a1的值，并提高效率。控制该项所得结果对所有负载电流而言均相同，因此如其他项一样没有出现最佳效率。a1项的目标是在控制成本的同时达到最小化。 表1概括总结了各种电源损耗项及其相关损耗系数，该表提供了一些最佳化电源效率方面的折中方法。例如，功率MOSFET导通电阻的选择会影响其栅极驱动要求及Coss损耗和潜在的缓冲器损耗。低导通电阻意味着，栅极驱动、Coss 和缓冲器损耗逆向增加。因此，您可通过选择MOSFET来控制a0和a2。 压；它们还包含两组低压差线性稳压器(LDO)，负责提供电源给锁相回路 (PLL) 和SRAM或处理器的其它功能模块。这些器件还有许多功能未列在表中，例如后备电池支持、I2C界面和重置功能。 表1 损耗系数及相应的电源损耗 代数式下一位将最佳电流代回到效率方程式中，解得最大效率为： 需要最小化该表达式中的最后两项，以最佳化效率。a1项很简单，只需对其最小化即可。末尾项能够实现部分优化。如果假设MOSFET的Coss和栅极驱动功率与其面积相关，同时其导通电阻与面积成反比，则可以为它选择最佳面积（和电阻）。图1显示了裸片面积的优化结果。裸片面积较小时，MOSFET的导通电阻变为效率限制器。随着裸片面积增加，驱动和Coss损耗也随之增加，并且在某一点上变为主要损耗组件。这种最小值相对宽泛，从而让设计人员可以灵活控制已实现低损耗的MOSFET成本。当驱动损耗等于传导损耗时达到最低损耗。 图1 调节MOSFET裸片面积来最小化满负载功率损耗 图2是围绕图1最佳点的三种可能设计效率图。图中分别显示了三种设计的正常裸片面积。轻负载情况下，较大面积裸片的效率会受不断增加的驱动损耗影响，而在重负载条件下小尺寸器件因高传导损耗而变得不堪重负。这些曲线代表裸片面积和成本的三比一变化，注意这一点非常重要。正常芯片面积设计的效率只比满功率大面积设计的效率稍低一点，而在轻载条件下（设计常常运行在这种负载条件下）则更高。 图2 效率峰值出现在满额定电流之前 【电源设计小贴士13】：小心别被电感磁芯损耗烫伤 一般而言，选择电感时，只需计算出最大负载电流，通过容许20%纹波电流来建立电感。由于磁芯损耗微不足道，因此会出现类似于产品说明书中所示的温升。然而，随着开关频率上升至500 kHz以上，磁芯损耗和绕组交流损耗可以极大地减少电感中的容许直流电流。使用20%纹波电流来计算电感，可带来相同的磁芯材料通量激增，其与频率无关。磁芯损耗方程式的一般形式为： Pcore = K × F1.3。 因此，如果频率 (F) 从100 kHz升至500 kHz，则磁芯损耗便为原来的8倍。图1显示了这种上升情况，还描述了随磁芯损耗上升而下降的容许铜线损耗。100 KHz时，大多数损耗存在于铜线中，同时利用全直流额定电流是可能的。更高频率时，磁芯损耗变大。由于总容许损耗由磁芯损耗与铜线损耗之和决定，因此铜线损耗必须在磁芯损耗上升时降低。这种情况一直持续到各损耗均相等。最佳情况是，在高频率下损耗稳定保持相等，并允许从磁结构获得最大输出电流。 图1 0.5 MHz以上，磁芯损耗大大降低了有效传导损耗 图1和图2均基于固定磁芯体积和绕组面积，仅匝数可变。图2显示了图1所示磁芯损耗的电感和容许直流电流。1.3 MHz以下时，电感与开关频率成反比关系。电感在1.3 MHz附近达到最小值。该频率以上，则必须升高电感来限制磁芯通量，从而将磁芯损耗控制在总损耗的50%。该电感的额定电流也同时被计算出来。低频率时，磁芯损耗并不大，额定电流由绕组的功率损耗决定。 下列方程式中，匝数与频率平方根的倒数成正比，因此频率升高2倍（电感降低一半）得到0.707匝数。 L = μ × A × N2/lm 这种情况会以两种方式影响绕组电阻。匝数减少30%，而每一匝的可用面积却增加了41%。由于绕组电阻与匝数/匝面积相关，因此电阻随频率上升而线性下降，例如：在本例中电阻下降2倍。 较高频率时，磁芯损耗开始限制容许铜线损耗，直到达到它们相等的点为止。在这一点上，通过增加更多匝数以及升高绕组电阻，使电感上升来降低通量。这样，电感额定电流减少。因此，从电感尺寸角度来说获得了最佳频率。 图2 磁芯损耗限制峰值功率 总之，增加开关频率会缩小磁芯尺寸的看法是正确的，但仅限于磁芯损耗和交流 绕组损耗等于铜线损耗的点上。过了这个点，磁芯尺寸实际上会增加。另外，设计人员需要注意的是，在有许多高开关频率产品可供选择的今天，一些相应的应用手册中并没有清楚地注明过高磁芯损耗存在的一些潜在问题。 【电源设计小贴士14】：SEPIC转换器提供高效偏置电源 控制MOSFET和输出整流器振铃可减少电磁干扰 (EMI) 和电压应力。在许多情况下，这使您能够使用更低电压的部件，从而降低成本并提高效率。另外，多输出SEPIC可改善输出之间的交叉稳压，从而消除对于线性稳压器的需求。 图1 显示的是一个SEPIC转换器，像反向转换器一样它具有最少的部件数量。实际上，如果去除C1，该电路就是一个反向转换器。该电容可提供对其所连接半导体的电压钳位控制。当MOSFET开启时，该电容通过MOSFET对D1的反向电压进行钳位控制。当电源开关关闭时，在D1导电以前漏电压一直上升。在关闭期间，C1通过 D1和C2对MOSFET漏电压进行钳位控制。具有多个输出端的SEPIC转换器对绕组比构成限制。其中的一个次级绕组对初级绕组的匝比需为1:1，同时C1必须与之相连接。在图1所示的示例电路中，12-V 绕组的匝比为1:1，但它可能已经使用了5-V绕组作为替代。
图1所示电路已经构建完成，并经过测试。分别将其作为带C1的 SEPIC 和没有C1的反向转换器运行。图 2 显示了两种运行模式下的MOSFET电压应力。在反向模式下，MOSFET漏极约为40V，而在 SEPIC模式下漏电压仅为25V。因此，反向设计不得不使用一个 40-V或60-V MOSFET，而SEPIC设计只需使用一个额定值仅为30V的MOSFET。另外，就EMI滤波而言，高频率（5 MHz 以上）振铃将是一个严重的问题。 完成对两种电路的交叉稳压测量后，您会发现SEPIC大体上更佳。两种设计中，5 V额定电压实际值为5.05 V，负载在0到满负载之间变化，同时输入电压被设定为12V或24V。SEPIC的12V电压维持在10%稳压频带内，而反向转换器的12V电压则上升至30V（高线压输入，12V无负载，5V全负载）。如果根据低电压应力选择功率部件，那么即使这两种结构的效率相同人们也会更倾向于使用SEPIC。
图2 SEPIC极大地降低了EMI和电压应力。上图没有C1，而下图则安装了C1。 总之，对非隔离式电源而言，SEPIC是一种重要的拓扑结构。它将 MOSFET电压应力钳位控制在一个等于输入电压加输出电压的值，并消除了反向转换器中的EMI。减少的电压应力允许使用更低电压的部件，从而带来更高效率和更低成本的电源。EMI的降低可以简化最终产品的合规测试。最后，如果配置为多输出电源，则其交叉稳压将优于反向转换器。 【电源设计小贴士15】：低成本、高性能LED驱动器 受控的亮度需要用一个恒定的电流来驱动LED，无论输入电压如何这一恒定的电流都必须保持恒定不变。通常，LED都会有调光要求，例如，想要调节显示器或建筑照明亮度。实现 LED调光有两种方法：改变LED电流或使用脉宽调制 (PWM)。效率最低的方法是改变电流，因为光输出并非完成随着电流变化而发生线性变化，并且在电流低至其额定值时LED色谱会发生变化。 时刻谨记人类对亮度的感知呈指数型是很重要的，完全变暗需要对电流进行大幅度的变化。这对电路设计有很大的影响，因为全电流时3%的调节误差由会于电路容差而在10%负载时变成30%甚至更高的误差。尽管响应速度比较慢，但使用PWM调光电流波形会更加精确。在照明和显示器应用中，人们希望PWM超过100Hz，这样人眼就不会感觉到闪烁。
图1显示了一款驱动单个LED的非常简单且成本非常低的降压稳压器，该稳压器实施了一种快速调光的特性。其基于一个具有内部开关、电流限制比较器、振荡器和内部接口的MC33063。通常用于稳压的引脚具有关闭功能。在此情况下，一个超过1.25V的电压会关闭电源，而一个较低的电压会开启电源。随着电路的开启，由于消除了电压反馈，控制器以电流限制/磁滞模式运行。 振荡器生成了一个会引起电源开关开启的启动脉冲。这使得输入电压正好适用于电流感应电阻、LED和电感。当电流达到大约350mA时电流限制比较器开始感应电流并关闭电源开关。电感电压反向并超过输入电流，从而使续流二极管发生传导。电感和LED电流不断循环，直到开关在下一个开关周期时开启为止。该电路非常适用于广泛的应用。在要求简捷性和低成本的手持式便携式设备、白色家电以及车载应用中使用一个40V额定电压和一个1.5A电流的开关调节器是非常有用的。虽然实施磁滞控制和开启功能可能有一定的挑战性，但基本拓扑可适用于更广泛的应用。 我们构建并测试了图1中的电路。图2显示了关闭命令和因此而导致的LED电流波形。LED可以轻松地以500 Hertz实现PWM调光。电流波形的上升时间和下降时间不到100 uSec。如果LED中可以容忍更高的纹波电流，那么电感可以是一个更小的值且上升时间和下降时间可以缩短。然而，500 Hz PWM适用于大多数应用。
总而言之，只要不是专门设计用来驱动LED，诸如MC33063的开关调节器就可出色地完成调光工作。其误差放大器可以用作关闭功能以提供LED PWM调光功能，其电流限制比较器提供了快速响应和精确的电流设置，并且其内置电源开关实现了一个小型简单的电路。 |
|
|
