限时发言时间提示器
摘要 本设计电路分为时钟脉冲电路、预置时间电路、倒计时显示电路、门电路比较控制电路、提示信号发生电路五部分。 1、预置时间用三个74LS160十进制计数器和适当的门电路控制的，设有10min输入（脉冲）按钮和1min输入（脉冲）按钮。即每按一次相应的脉冲开关，就给相应的计数器提供一个脉冲使计数器累加1。同时用适当的门电路控制10min位计数器为0~3循环，且使得当10min位为3时1min位的计数器清零，即1min位输入脉冲按钮无效；当10min位为0时选中1min位另一计数器，并使其计数状态为3~9循环。
2、利用555构成多谐振荡电路产生所需的2Hz脉冲，再经过JK触发器分频得到1Hz的脉冲作为计数器的时钟脉冲
3、用74LS192双时钟可逆十进制计数器实现倒计时，用4片译码芯片7447驱动数码管显示时间，显示到秒。通过两个JK触发器实现控制计数器加减计数功能的转换（倒数为0后变为加计数器），用加进位端、减借位端和加、减计数脉冲端进行级联，其中10s位到1min位为6进制。
4、比较电路主要是用逻辑门来使倒计时时间与要求提示时刻比较。控制电路则由JK触发器、开关等器件来根据输出电平高低来控制提示电路。
5、提示信号发生电路主要由发光二极管、两片555芯片构成。其中一片555构成延时电路；另一片构成多谐振荡蜂鸣电路，用JK触发器使其5管脚在不同提示时接不同电平，从而发出不同频率的蜂鸣信号。 一、设计步骤与思路 1、总框图设计 构思整个系统由哪些功能模块组成，以及各个功能模块之间的互相控制关系，将各功能模块联系起来画出总体功能模块图。 2、 单元模块设计 根据总功能框图的功能划分，具体设计各单元模块。设计时，从要实现的功能及如何实现等方面着手，大体选择相应的元器件，再进行细节设计。 3、总电路图设计 a) 单元功能模块设计好后，从各个单元功能模块间的控制关系着手，对各单元功能模块进行检验论证，保证各个模块间无冲突，均能正常运行 b) 分析每个模块的各个状态的转换及控制、各功能模块间的控制关系。本设计应重点分析倒计时的各个须提示的状态的比较控制电路，还有相应的提示信号发生电路之间的关系。 c) 纵观全局，规划总电路的布局，最后画出完整的电路图。 二、单元方案选择与论证 １、预置时间方案选择 方案一： 由于设计要求倒数时间输入可调并译码显示，比较经典的方案是使用8279 芯片：40 个引脚的8279 芯片是由Intel 于80 年代首先推出的，参考资料较多，应用比较成熟。优点：最为通用，输入时间使用键盘方便、易操作。缺点：元器件多，面积大，电路复杂，需要较好的编程能力才能灵活运用，其综合成本较高，而且本系统只用到其键盘输入单个功能，不能充分利用它的强大功能。 方案二： 即本设计系统所选方案，由三个74LS160十进制计数器及适当的门电路组成。充分利用的74LS160的异步清零、同步置数以及使能端等各个功能,达到设计要求，即输入时间必须在３~３０范围内可调。本设计系统中设有10min位输入脉冲开关和1min位输入脉冲开关，每按一次相应开关，控制相应的计数器累加1。其中10min位计数器计数状态为0~3，且当其为3时控制1min位的计数器清零，即输入最大为30。而1min位由两片计数器控制，当10min位不为0时，通过门电路控制74LS160使能端，选中另一片计数状态为0~9的74LS160；当10min位为0时，选中其中一片计数状态为3~9的74LS160，从而实现最小输入为3min的设计要求。电路原理简单、实用，成本较低，易于实现和控制。
.２、时钟脉冲产生方案选择 时钟脉冲，通常可用两种方案： １、 晶体振荡分频电路。采用石英晶体振荡器，起振快，时基精度高。振荡工作频率仅决定于石英晶体的谐振频率，而与电路中的R、C 数值无关。振荡器经内部分频电路后可分为多档输出，可以使脉冲精度从毫秒到小时。起振、停振、清零都可以从电路上端口直接控制，方便。但本系统中所用的脉冲只需２Hz的低频脉冲，不需太高的精确度，而石英晶体振荡频率较高，用在本系统需多次分频，电路会比较复杂。 ２、本系统采用的是555芯片构成多谐振荡电路产生所需脉冲。555定时器是一种单片集成电路，只需要在其外部配上少量的阻容元件，就可构成多偕等脉冲电路，使用灵活方便，振荡周期一般可根据其外部接的电阻、电容计算，公式为T=0.7（R1+2R2）C。其电路较简单且可以利用T与R1、R2、C的关系方便地改变振荡频率，以满足系统要求。 ３、倒计时计数显示 由于设计中要求实现倒数计时和超时1min译码显示，故须选择可逆计数器，而74LS192、74LS193均为双时钟脉冲输入可逆加减计数器，且其清零和置数方式均为异步，两者都可选，不同的是74LS192为十进制计数，而74LS193为16进制计数，本系统中用到的十进制计数较多，故选用74LS192电路较为简单方便。而74LS192无论在加计数还是减计数时，双时钟脉冲均需保持一个为高电平，另一个输入时钟脉冲，基于此要求本系统中采用两片JK触发器分别控制74LS192的加计数脉冲输入CPD和减计数脉冲输入CPu,使用JK触发同时也可保证CP脉冲的稳定性。本系统中的有关显示电路均采用常用的数码管译码驱动芯片7447进行译码显示 4、门电路比较控制电路 电路中所用的门电路器件均为TTL 74LS系列.。TTL电路不使用的输入端悬空为高电平，而CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。控制电路中用到了JK触发器、按钮式开关等器件组成。 5、提示信号发生电路 提示信号主要是由两片555芯片、JK触发器以及适当门电路组成。其中一片555接成单稳态触发电路，控制延长提示信号的时间；另一片则构成多谐振荡电路产生一定频率的蜂鸣信号。考虑到充分利用已用555芯片来产生不同提示信号，本系统用一个JK触发器控制构成多谐振荡555芯片的5号管脚的高低电平输入，使多谐振荡电路的比较电压不同，以产生不同频率的蜂鸣信号。JK触发器的脉冲信号由超时信号控制。
电路工作原理与框图
一、电路总体框图
电路总体工作流程： 开电源——―>复位清零―――>设置时间T ―――>按输入确认键，确认输入 ―――>按开始键则进入倒计时，此时计数工作灯绿灯亮 ―――>剩余时间提示（T≧10min时,倒数至5分钟提示；T<10min，倒数至1min提示）短提示音 ―――>倒数至0时发出长4s的提示音，同时亮黄灯 ―――>若发言未完则进入超时计数，直到超时1min时给出长4s的较急促的提示音， 同时亮红灯警告，且计时停止，数码管显示1分钟不变直到主持人复位清零 ―――>若发言在超时1min之前完成（包括准时完成和提前完成） 则由主持人按复位键清零停止计数
二、各模块工作原理 1、预置时间电路 电路如图示预置时间电路工作原理： 先由主持人复位清零，然后设置发言时间T，设置时间键有10min位设置按键1和1min位设置按键2，通常先设置10min位，每按一次设置键1即提供一个计数脉冲给计数器，使其累加1，当累加到3时，再按一次1键该计数器74160（1）置数端MR输入低电平，计数器被置数为0，即10min位最高可设置为3，且当10min位为3时，与非门输出低电平，三输入与门7411输出低电平，74160（2）被清零，即1min位输入脉冲无效。由此可达到设置时间不高于30min的要求。 当10min位不为零时，与门（1）输入低电平并输出到74160（3）的清零端，使其保持0状态，输入脉冲无效，此时1min位由74160（2）控制。 当10min为0时，74160（2）清零端输入低电平，使其处于输出为0的状态。此时1min位由计数器74160（3）控制，且其置数端MR输入低电平，这时第一次设置键2时，74160（3）被置为3，MR则变为高电平，此时74160（3）处于计数状态。当其由9到0转换时，进位端TC输出高电平经过或非门使MR 又为低电平，74160（3）被置为3。由此达到了设置时间最低大于3min的要求。74160（2）和（3）输出两两经或门后（始终有一个计数器输出全为0，与另一个计数器的输出相或后不影响另一计数器的输出）输出到74192计数器的置数端，直到输入确认键的按下即可完成置数。 预置时间电路
２、时钟脉冲产生
工作原理： 时钟脉冲由555芯片构成的多谐振荡电路产生，因为该脉冲信号要经JK触发二分频后再送至倒计数器74192上，故产生脉冲频率为f=2Hz,且其占空比q=50% 相应计算公式为T 1＝(R4+R5)*C1*ln2≈0.7*(R4+R5)*C1=0.25s T2＝R4*C1*ln2≈0.7*R4*C1=0.25s T＝T1+T2≈0.7*(2*R4+R5)*C1 =0.5s q=T1/T=(R4+R5) /(2*R4+R5)*100%=50% f=1/T≈1.44/(2*R4+R5)*C1=2Hz 其中R4= ,R5= ,C1=
复位后，JK触发器（1）输出低电平，与门（1）输出为恒为0，即脉冲信号被封锁。直到开始键按下后，JK触发器输出翻转，输出高电平，与门（1）才被解锁，脉冲信号才有效地输出到倒计数器74192上，同时，计数工作灯（绿灯）亮。而且当超时信号（低电平）输入，使JK触发器输出清零，与门（1）输出为0，此时脉冲信号也将被封锁，计数显示将停在超时1min时刻，同时计数工作灯灭。
时钟脉冲产生及相关控制电路图
3、门电路控制电路图
（1）判断设置时间是否大于10min及相关控制电路
工作原理： 用7425四输入或非门（图中未画出）对预置时间的10min位计数器74192(1)置数端进行判断。 当预置10 min位置数端均为0（即预置时间T <10min）时四输入或非门输出高电平,此时控制倒数至5min提示的的与门(2)输出恒为0,倒数至5min产生的高电平被封锁,而控制倒数至1min提示的与门(1)打开,相应的提示电平(高电平)可以有效地通过与门(1) 若预置10 min位不为0,则四输入或非门输出低电平,此时与门(1)被封锁,倒数至1 min的高电平输入无效,而与门(2)被打开,倒数至5 min时产生的高电平可以通过与门(2)。最后将两个与门的输出接入二输入或门，使两者任何一个高电平输入都能通过或门最终输出到相应的提示信号发生电路的控制端
（2）74192倒计数器转变为加计数器的关键电路 电路如下示
74192由减计数变为加计数器工作原理： 复位后，JK触发器3被清零，输出低电平至JK触发器2的清零端，即触发器2也被清零，其输入脉冲信号无效，触发器2反相输出端输出高电平到74192的加计数脉冲端，而触发器1 零端为高电平故其输入脉冲有效，使得其输出信号为输入脉冲的二分频信号，从而使74192的减计数脉冲输入有效，令其进行减计数。此减计数状态一直保持到倒数至0时，触发器3发生反转，使得触发器2清零端为高电平，输入脉冲有效；而触发器1被清零，其反相输出端输出高电平，从而使74192的加计数输入脉冲有效，减计数脉冲端输入高电平，使其进行加计数。
4、提示信号发生及控制电路 电路如图示
工作原理： 蜂鸣信号发生主要由555（2）及R2、R3、C3组成的多谐振荡电路控制。 蜂鸣时间则由555（3）及R1、C2组成的单稳态触发电路控制。 复位后，JK触发器被清零，输出低电平即555（2）的5号管脚接低电平UL并保持不变，直到超时信号低电平有效时才反转为高电平。此过程中，当有倒数提示信号高电平输入到555（2）的4号管脚，此多谐振荡电路便正常工作发出频率为f1的蜂鸣声，又因为倒数剩余时间提示的高电平持续时间较短，故此时的蜂鸣时间也比较短，只是短暂的一声鸣叫。 当倒数为0的低电平输入与门时，与门输出低电平到555（3）的2号管脚，使其触发，并输出一定宽度tw的高电平脉冲，经或门传送到555（2）的4号管脚，使555（2）正常工作发出持续时间为tw的蜂鸣声音。注意，此时其5号管脚仍为低电平，故此时的蜂鸣频率也为f1,与前面蜂鸣信号不同的是其蜂鸣时间较长。 当超时1min时，对应的控制电平由高电平变为低电平，先使JK触发器翻转，输出高电平至555（2）的5号管脚，之后超时1min低电平触发由555（1）构成的单稳态电路，使其产生宽度为tw的高电平脉冲，经或门A输入到多谐振荡电路，使其产生持续时间为tw，频率为f2的蜂鸣提示信号。另外，超时1min低电平将反馈到脉冲信号发生电路的JK触发器的清零端，输出低电平使脉冲信号封锁，使计数器74192停止计数。
|
|
|
