在设计的不同阶段都需要进行验证

在设计的不同阶段都需要进行验证：对HDL描述的电路进行仿真，以验证设计是否满足功能要求；综合后需要进行第二次仿真，以验证综合后电路功能是否依然正确；综合后的电路先进行布局布线，再进行时序分析；编程完毕的FPGA需放入系统进行全面的功能和时序测试。上述任何阶段的验证失败，都必须对HDL源程序进行修正并重复综合过程。