分享

元件封裝及基本腳位定義說明

 天天邵阳 2015-03-17

2007-04-06

 

以下收录说明的元件为常规元件

A:    零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。包括了实际元件的外型 尺寸,所占空间位置,各管脚之间的间距等,是纯粹的空间概念。因此不同的元件可共用同一零件封装,同种元件也可有不同的零件封装.普通的元件封装有针脚式封装(DIP)与表面贴片式封装(SMD)两大类.

(像电阻,有传统的针脚式,这种元件体积较大,电路板必须钻孔才能安置元件,完成钻孔后,插入元件,再过锡炉或喷锡(也可手焊),成本较高,较新的设计都是采用体积小的表面贴片式元件(SMD)这种元件不必钻孔,用钢膜将半熔状锡膏倒入电路板,再把SMD元件放上,即可焊接在电路板上了。)

元件按电气性能分类为:电阻,电容(有极性,无极性),电感,晶体管(二极管,三极管),集成电路IC,端口(输入输出端口,连接器,插槽),开关系列,晶振,OTHER(显示器件,蜂鸣器,传感器,扬声器,受话器)

1.电阻: I.直插式  [1/20W 1/16W   1/10W  1/8W 1/4W]  AXIAL0.3  0.4

      II.贴片式 [0201  0402   0603    0805  1206]

贴片电阻

0603表示的是封装尺寸 与具体阻值没有关系

但封装尺寸与功率有关 通常来说

0201 1/20W

0402 1/16W

0603 1/10W

0805 1/8W

1206 1/4W

电容电阻外形尺寸与封装的对应关系是:

0402=1.0x0.5

0603=1.6x0.8

0805=2.0x1.2

1206=3.2x1.6

1210=3.2x2.5

1812=4.5x3.2

2225=5.6x6.5

      III.整合式 [0402 0603  4合一或8合一排阻]

      IIII.可调式[VR1~VR5]

2.电容: I.无极性电容[0402 0603 0805 1206 1210 1812 2225]

       II.有极性电容 分两种:

              电解电容 [一般为铝电解电容,分为DIPSMD两种]

              钽电容   [SMD: A TYPE (3216 10V) B TYPE (3528 16V)  C TYPE (6032 25V)  D TYPE (7343 35V)]

3.电感: I.DIP型电感

      II.SMD型电感

4.晶体管: I.二极管[1N4148 (小功率)  1N4007(大功率发光二极管 (都分为SMD DIP两大类)]

         II.三极管 [SOT23 SOT223 SOT252 SOT263]

       常见的to-18(普通三极管)to-22  (大功率三极管)to-3  (大功率达林顿管

5.端口: I.输入输出端口[AUDIO KB/MS(组合与分立) LAN COM(DB-9) RGB(DB-15)  LPT  DVI  USB(常规,微型) TUNER(高频头) GAME 1394 SATA POWER_JACK]

       II.排针[单排  双排 (分不同间距,不同针脚类型,不同角度) IDE FDD,与其它各类连接排线.

       III.插槽 [DDR (DDR分为SMDDIP两类) CPU PCIE PCI CNR SD MD CF AGP  PCMCIA]

6.开关:I.按键式

       II.点按式

       III.拔动式

       IIII.其它类型

7.晶振:  I.有源晶振 (分为DIPSMD两种包装,一個電源PIN,一個GND PIN,一個訊號PIN)

        II.无源晶振(分为四种包装,只有接兩個訊號PIN,另有外売接GND

8.集成电路IC:

       I.DIPDual In-line Package):双列直插封装。 & SIPSingle inline Package):单列直插封装

       II.SOJ Small Out-Line J-Leaded Package):J形引线小外形封装。 & SOP Small Out-Line Package):小外形封装。

       III.QFP  Quad Flat Package):方形扁平封装。

       IIII.PLCCPlastic Leaded Chip Carrier):有引线塑料芯片栽体。

       IV.PGACeramic Pin Grid Arrau Package)插针网格阵列封装技术

       IV.BGA Ball Grid Array):球栅阵列,面阵列封装的一种。

       OTHERS: COBChip on Board):板上芯片封装。Flip-Chip:倒装焊芯片。

9.Others

B:  PIN的分辨与定义

 1.二极管 & 有极性电容:  (正负极  AC  PN)

 2.三极管  (BCE  GDS  ACA  AIO)

 3.排阻 & 排容  [13572468 12345678]

 4.排针 [主要分两种:1357.... 2468...   12345678...]

 5.集成电路:集成电路的封装大都是对称式的,如果不在集成电路封装上设立PIN识别标示,则非常容易错接,反接等差错,使産品设计失败.

 6.OTHERS 一般常見端口PIN定義

**********************************************

这些常用的元件封装,大家最好能把它背下来,这些元件封装,大家可以把它拆分成两部分

来记如电阻AXIAL0.3可拆成AXIAL0.3AXIAL翻译成中文就是轴状的,0.3则是该电阻在印

刷电路板上的焊盘间的距离也就是300mil(因为在电机领域里,是以英制单位为主的。同样

的,对于无极性的电容,RAD0.1-RAD0.4也是一样;对有极性的电容如电解电容,其封装为R

B.2/.4RB.3/.6等,其中.2”为焊盘间距,.4”为电容圆筒的外径。

对于晶体管,那就直接看它的外形及功率,大功率的晶体管,就用TO—3,中功率的晶体管

,如果是扁平的,就用TO-220,如果是金属壳的,就用TO-66,小功率的晶体管,就用TO-5

TO-46TO-92A等都可以,反正它的管脚也长,弯一下也可以。

对于常用的集成IC电路,有DIPxx,就是双列直插的元件封装,DIP8就是双排,每排有4个引

脚,两排间距离是300mil,焊盘间的距离是100milSIPxx就是单排的封装。等等。

值得我们注意的是晶体管与可变电阻,它们的包装才是最令人头痛的,同样的包装,其管脚

可不一定一样。例如,对于TO-92B之类的包装,通常是1脚为E(发射极),而2脚有可能是

B极(基极),也可能是C(集电极);同样的,3脚有可能是C,也有可能是B,具体是那个

,只有拿到了元件才能确定。因此,电路软件不敢硬性定义焊盘名称(管脚名称),同样的

,场效应管,MOS管也可以用跟晶体管一样的封装,它可以通用于三个引脚的元件。

Q1-B,在PCB里,加载这种网络表的时候,就会找不到节点(对不上)。

在可变电阻上也同样会出现类似的问题;在原理图中,可变电阻的管脚分别为1W、及2

所产生的网络表,就是12W,在PCB电路板中,焊盘就是123。当电路中有这两种元

件时,就要修改PCBSCH之间的差异最快的方法是在产生网络表后,直接在网络表中,将晶

体管管脚改为123;将可变电阻的改成与电路板元件外形一样的123即可。

                                   ***************************************

 

1: 集成电路封装说明:

DIP封装  

  DIP封装(Dual In-line Package),也叫双列直插式封装技术,指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路均采用这种封装形式,其引脚数一般不超过100DIP封装的IC芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏管脚。DIP封装结构形式有:多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架式DIP(含玻璃陶瓷封接式,塑料包封结构式,陶瓷低熔玻璃封装式)等。

DIP封装具有以下特点:

   1.适合在PCB(印刷电路板)上穿孔焊接,操作方便。

   2.芯片面积与封装面积之间的比值较大,故体积也较大

QFP封装   

  中文含义叫方型扁平式封装技术(Plastic Quad Flat Pockage),该技术实现的芯片引脚之间距离很小,管脚很细,一般大规模或超大规模集成电路采用这种封装形式,其引脚数一般都在100以上。该技术封装IC时操作方便,可靠性高;而且其封装外形尺寸较小,寄生参数减小,适合高频应用;该技术主要适合用SMT表面安装技术在PCB上安装布线

PGA封装

中文含义叫插针网格阵列封装技术(Ceramic Pin Grid Arrau Package),由这种技术封装的芯片内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列,根据管脚数目的多少,可以围成25圈。安装时,将芯片插入专门的PGA插座。该技术一般用于插拔操作比较频繁的场合之下

BGA封装

  BGA技术(Ball Grid Array Package)即球栅阵列封装技术。该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但BGA封装占用基板的面积比较大。虽然该技术的I/O引脚数增多,但引脚之间的距离远大于QFP,从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接,从而可以改善它的电热性能。另外该技术的组装可用共面焊接,从而能大大提高封装的可靠性;并且由该技术实现的封装IC信号传输延迟小,适应频率可以提高很大。

BGA封装具有以下特点:

1.I/O引脚数虽然增多,但引脚之间的距离远大于QFP封装方式,提高了成品率

2.虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能

3.信号传输延迟小,适应频率大大提高

4.组装可用共面焊接,可靠性大大提高

 

2:元件實物圖

 图表 1  TSSOP

       

图表 2  TSOP

图表 3  to-220

图表 4   TO263

图表 5   TO92

图表 6    TO18

图表 7    SSOP

图表 8    SOT523

图表 9   SOT343

图表 10   SOT252

图表 11   SOT223

  图表 12   SOT143

  图表 13   sot89   

    图表 14    sot26

    图表 15    sot23

 图表 16   SOT23-5

 图表 17   SOP         

 图表 18   SOJ

图表 19   SOCKET603

图表 20  SO

图表 21   SIP

图表 22   SDIP

图表 23   QFP

 图表 24  PQFP

 

 图表 25   PLCC       

 图表 26   PGA

 图表 27  PGA

 图表 28  HSOP

图表 29  DIP-DIP_TAB

图表 30   CNR

   

图表 31   CLCC

图表 32  BGA

图表 33   BEAD

  • 图表 34  168-DIMM

相关文章

    本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。请注意甄别内容中的联系方式、诱导购买等信息,谨防诈骗。如发现有害或侵权内容,请点击一键举报。
    转藏 分享 献花(0

    0条评论

    发表

    请遵守用户 评论公约

    类似文章 更多