左图:电路采用一块可预置数的4位2进制加/减计数器CD40193作为核心控制器件,配合周围的IC2、IC3、DIP1等外围元器件共同完成预置与控制功能。首先来了解一下CD40193,它的引脚图如图3,采用16脚DIP16双列直插式封装。其特点是采用双时钟的逻辑结构,加减计数具有各自的时钟通道,计数方向由脉冲进入的通道来决定。采用8-4-2-1编码具有进位制输出Qco和借位输出Qbo。表1是功能表。如计数时CPd为高电平,时钟脉冲由CPu输入,在上升沿作用下计数器左增量计数;减计数时CPu位高电平,时钟脉冲由CPd进入在上升沿的作用下作减量计数。预置数时,只要在预置控制端PE和Cr端加以低电平或负脉冲,即可将接在D1-D4上的预置数传送到各计数单元的输出端Q1-Q4。然后PE恢复高电平时,计数器可在预置数的基础上作加1或减 1计数。只要Cr段为高电平或正脉冲,则Q1-Q4将全部输出为零。当加计数达到最大值(1111)且加计数输入端为地电平时,进位输出Qco输出一负脉冲;同理,当减计数达到最大值(0000)时,且减计数输入端为低电平时,借位输出端Qbo输出一负脉冲。本文应用了其反向原理。 |
|
来自: ldjsld > 《电脑手机及电子技术》