分享

IOL/IOH 测试原理

 rookie 2016-11-29
IOL/IOH是测试芯片的扇出能力,IOL是测试灌电流,IOH是测试拉电流,www.2ic.cn4F(f0t5k0q7A!b5u1O/[拿IOH来说,外面的负载增加的情况下,肯定会引起VOH降低,所以负载的个数是有限的(因为必须保证输出电压大于VOH) -------------------- 其实应该这么说, IOH/IOL测量的是芯片输出buffer的内阻大小(芯片输出管脚跟普通的电源一样,它的内阻大小决定了芯片的驱动能力:内阻越小,驱动能力越大;反之,内阻越大,驱动能力就越小). 半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless1x*U3N8D:B&H,f!b2G(_3gIOL/IOH也应该是越大越好,因为越大,该管脚驱动能力就越强,能驱动的管脚数目也越多(扇出系数). --------------------------------
是,可以从电阻的角度考虑,IOH相当于输出VOH时,验证电源管脚至输出引脚之间的内阻大小,内阻越小则IOH越大,外接负载时,负载对输出高电平的影响越小。无论串联并联取决于外接负载的大小,如是重载即接入负载后,相当于内阻又串联了一个电阻,而此电阻上的分压如果小于VOH则此时驱动能力已不能满足。所以器件的扇出能力主要取决于器件的输出阻抗,及电源和电平规格。

-----------------------------------------------
关于:IOL/IOH都是越大越好芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless c#u5{6o3_/k"S U'}2P是的,如果对于已设计完成的产品来说,确实是这样,IOL/IOH是越大越好电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless&r%L/~3C9p0z)C6R6M但对于设计来说,IOL/IOH越大,如楼上几位所说,需要输出级导通电阻做的更小, 那就要使管子的宽长比(W/L)够大,L制约与工艺的特征尺寸(CD),只能再增加W,半导体技术天地)U0?)M'X#Q6d#[这样会使芯片的面积增大造成成本增加 所以对于IOL/IOH需要的是合适值而非最大值

    本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。请注意甄别内容中的联系方式、诱导购买等信息,谨防诈骗。如发现有害或侵权内容,请点击一键举报。
    转藏 分享 献花(0

    0条评论

    发表

    请遵守用户 评论公约

    类似文章 更多