|
摘要：从“砖式”和“瓦式”两种体制出发，探讨了新一代高密度集成有源相控阵天线的体系构架和特点。然后研究了高密度集成有源相控阵天线的设计方法，提出了基于多功能芯片集成的有源相控阵天线设计新技术和基于多通道集成的有源相控阵天线设计新技术。最后给出了高密度集成有源相控阵天线的发展方向。 1 引言 各种武器装备从来都是一代代地“纵向”发展的，到了信息时代则进入新阶段，即“横向一体化”或者说“集成”。“横向一体化”源起市场营销和战略管理，又称“水平一体化”或“水平整合”，是指企业收购或兼并同类产品生产企业以扩大经营规模的成长战略,其实质则是提高系统的“结构级别”。同样，有源相控阵天线技术的发展也遵循这一规律，朝着结构集成、功能集成、以及平台集成的方向发展。
按照M. I. Skolnik 等人的定义[1]，在过去几十年中，人们共研制和生产了三代相控阵天线产品。第一代是采用电真空器件的无源相控阵天线，例如美国爱国者系统中的MPQ-53 雷达和空间目标监视系统中的丹麦眼镜蛇雷达。第二代是采用分离器件的固态有源相控阵天线，主要型号有美国弹道导弹预警系统中的铺路爪雷达和以色列的福康预警机雷达。第三代是采用单片微波集成电路（MMIC）的有源相控阵天线，典型的代表有美国F-35 战机上安装的K 波段数据链相控阵天线和德国航天研发中心研制的“动中通”Ka 频段有源相控阵天线。 最近几年，随着电子技术和集成制造技术的快速发展、以砷化镓、碳化硅、氮化镓、锗硅等为基础材料的超大规模集成电路和超高速数字处理芯片得以实现[2-3]，从而牵引了微波电路组装互联技术的发展。目前，微波电路组装互联技术经历了分立电路到混合集成电路(HMIC)、到单片微波集成电路(MMIC)、到微波多芯片模块(MMCM)、再到三维微波多芯片组件(3D-MMCM)的发展[4]，促进了有源相控阵天线朝着更高频段、更小体积、更优性能的方向发展。
本文紧密围绕有源相控阵天线的发展趋势，详细探讨了高密度集成有源相控阵天线体系构架、技术特点、以及集成方法，分别提出了基于多功能芯片集成和基于多通道集成的有源相控阵天线设计新技术。这些新技术对促进我国有源相控阵天线产业结构优化升级、重大装备更新换代有着积极的推动作用和社会经济效益。 2 体系构架分析 2.1 砖式有源相控阵天线体系构架 有源相控阵天线阵列结构涉及对辐射单元、阵列综合、TR 组件、功率分配网络、波束控制、DC电源等电性能和结构布局的考虑。根据Kinzel 等人的定义[5]，相控阵天线的阵列结构可以分为“砖式”（brick）和“瓦式”（tile）两种结构。砖式相控阵天线结构采用元器件放置方向垂直于相控阵天线阵面孔径， TR 组件电路采用纵向集成横向组装（LITA）方式（如图1 所示）。砖式TR 组件包含一行或一列多功能芯片、移相器、功分器以及其它一些器件，辐射阵元通常采用线极化天线单元，砖式可以通过单片集成电路进行生产，适合于简单制造工艺。缺点是纵向尺寸比瓦式结构大，成本高。 图1 砖式相控阵天线结构
2.2 瓦式有源相控阵天线体系构架
瓦式相控阵天线结构将元器件放置方向平行于相控阵天线阵面孔径，面子阵电路采用横向集成纵向组装（TILA）方式（如图2 所示）。瓦式相控阵采用分层结构，将芯片或电路集成在数个平行放置的瓦片上，辐射阵元多采用易于共形的微带贴片天线，可以实现线极化或圆极化，集成度比砖式结构高，体积小，成本低。 图2 瓦式相控阵天线结构 砖式结构相控阵天线电路设计及制造工艺简单，但其集成密度和封装效率低，纵向尺寸大。瓦式结构相控阵天线集成密度高，纵向尺寸小。此外，瓦式结构相控阵由于TR 组件采用TILA 方式，可以使功放芯片紧贴系统热沉，热路径比砖式结构短，散热效率更高，具有更高可靠性。在成本方面，美国休斯飞机公司的Hauhe 给出了X 波段瓦式TR 组件与砖式TR 组件在高密度封装方面的成本对比，瓦式TR 组件在金丝互连、基板成型、以及整个TR 组件模块封装方面的成本比砖式TR 组件的成本低76%，体积和重量分别是砖式TR 组件的86%和67%，如表1 所示[6]。
总的说来，由于瓦式TR 组件模块的成本、体积、重量比砖式TR 组件好，导致瓦式有源相控阵天线比砖式有源相控阵天线的成本、体积、重量更具优势。 3 新设计方法研究 3.1 基于多功能芯片的集成方法
2005 年，A. Cetronio 等人在欧洲微波会议上报道了多功能芯片的集成方法[7]，基本思路是在一个芯片里集成功率放大器、低噪声放大器、射频开关、移相器、以及数字控制电路等，从而达到减少有源相控阵天线的芯片数目、互联工序与连线，以及减少芯片电路面积和简化芯片外围电路的目的、提高了TR 组件的集成度和综合性能。这类方法实现的前提是以砷化镓或氮化镓为代表的III-V 族化合物半导体工艺为基础，目前开发的TR 组件专用芯片主要有两种形式[8]，一种是收发多功能芯片（TRChip ）， 一种是TR 组件“ 内核芯片”(CoreChip)，其实现方式是采用微型焊接与封装工艺，通过多层布线基板，将多块不同功能的裸芯片与各种电路元件组装起来，实现高密度互连，是当前相控阵天线高密度集成的主流技术之一。
图3 提出了一种采用多功能芯片集成的有源相控阵天线设计框图图，主要由天线、TR 组件、馈电网络、中频信道、波束控制、以及DC 电源组成。每个TR 组件的通道包括末级收发RF开关、末级功率放大器、末级低噪声放大器、TR 多功能芯片、以及Corechip。其中TR 多功能芯片集成了一个小信号RF 开关、一路发射驱动放大器、一路接收低噪声放大器，从而实现对发射信号的驱动放大，末级功率放大器饱和输出，以及确保接收通道具有足够的增益，保证各级损耗不会大幅影响系统噪声；Corechip 集成了数字移相器、数字衰减器、电源调制等功能，是实现波束控制的关键器件；为简化芯片以及组件对外接口，还集成了串并转换器和寄存器，可实现收发分时波束串码加载。在Corechip 的设计上，还可以进行多通道的集成设计，以适应更高频段的有源相控阵天线的高密度集成。 图3 提出的多功能芯片集成的有源相控阵天线
3.2 基于多通道集成的集成方法
在毫米波频段，由于空间狭小（几个毫米甚至更小），在这样一个狭小空间内要放置功放、低噪放、开关、移相器等难度极大。多通道集成是解决毫米波有源相控阵天线高密度集成的有效途径之一，其基本思想是在一个芯片上实现一块TR 的功能。这类方法实现的前提是以CMOS 或SiGe 为代表的硅基半导体工艺为基础，目前具有代表性的CMOS 工艺是一种基于硅衬底和标准制造流程的集成电路工艺，虽然在输出功率和噪声性能方面逊于砷化镓工艺，但具有低功耗、低成本等优势，已成为制备大规模集成电路的主流工艺技术之一[9]。随着CMOS 工艺的发展，器件特征尺寸的降低带来了器件工作频率的提高，从而可以实现更高频段的有源相控阵天线的高密度、小型化集成。目前在系统产品方面，国外研究机构已经研制出了系列化的基于CMOS 工艺的高集成度相控阵TR 组件，工作频率范围覆盖了从X（8-12GHz）到V 频段（50-75GHz），单片集成的TR 通道数最高达到了32 通道。而国内CMOS 工艺水平已发展到45nm 节点，90nm 及以上尺寸的工艺也趋于成熟。
图4 提出了基于多通道集成的有源相控阵天线设计框图，整个有源相控阵天线采用瓦式结构进行设计。TR 组件创新性地采用GaAs 与CMOS 工艺相结合，将八个通道的收发开关、功放、低噪放、移相器、功率分配网络、数字控制、高速串行接口、以及温度监测一体化高密度集成。信号收发处理终端将本振、混频器、滤波器、发射中频放大器、接收自动增益控制、数字控制、温度监测等功能单元一体化高密度集成。 图4 提出的多通道集成的有源相控阵天线 4 结论 随着微波/毫米波三维集成电路的快速发展，高密度集成有源相控阵天线已能在较高的频段上实现，并可在通信、导航、识别、测控、预警探测、精密跟踪、电子对抗、广播电视、遥感遥测、以及射电天文等领域中得到广泛的应用。高密度集成有源相控阵天线的发展将会由微波频段向毫米波频段、THz 频段延伸；工作带宽将会向多频带、宽带、超宽带方向发展；功能将会向多功能、低RCS、数字化、智能化方向发展；产品将会向小型化、集成化、共形化、规模化方向前进；相控阵技术正在逐步融合其他学科，不仅具备电气功能，还具备结构承载的作用，已由单一分机逐步向分系统、大系统方向发展；随着频段的提高（如THz）和微系统技术的应用，未来的高密度集成有源相控阵天线将可能在一个芯片上就能实现。 作者：何庆强博士 何海丹 陈军全 中电10所 |
|
|
