|
先写在最前面，也就是小编一点感触。在很多的半导体芯片介绍里，经常可看到采用了多少多少纳米的制程，见多了，久而久之就已经习惯，不就是一个参数嘛，也没什么重要的，多少年过去了，对FinFET与FD-SOI制程一知半解的，也说不上来。那么到底什么是FinFET？它的作用是什么？为什么让这么多国际大厂趋之若骛呢？ 首先什么是FinFET？ FinFET称为鳍式场效应晶体管（Fin Field-Effect Transistor）是一种新的互补式金氧半导体（CMOS）晶体管。FET 的全名是“场效电晶体”，先从大家较耳熟能详的“MOS”来说明。MOS 的全名是“金属－氧化物－半导体场效电晶体（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）”，构造如图一所示，左边灰色的区域（矽）叫做“源极（Source）”，右边灰色的区域（矽）叫做“汲极（Drain）”，中间有块金属（绿色）突出来叫做“闸极（Gate）”，闸极下方有一层厚度很薄的氧化物（黄色），因为中间由上而下依序为金属（Metal）、氧化物（Oxide）、半导体（Semiconductor），因此称为“MOS”。 再来看工作原理 FinFET闸长已可小于25nm，未来预期可以进一步缩小至7nm，约是人类头发宽度的1万分之1。由于在这种导体技术上的突破，未来芯片设计人员可望能够将超级计算机设计成只有指甲般大小。 FinFET源自于传统标准的晶体管—场效晶体管的一项创新设计。在传统晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流，也可以大幅缩短晶体管的闸长。 补充一下MOSFET工作原理 MOSFET 的工作原理很简单，电子由左边的源极流入，经过闸极下方的电子通道，由右边的汲极流出，中间的闸极则可以决定是否让电子由下方通过，有点像是水龙头的开关一样，因此称为“闸”；电子是由源极流入，也就是电子的来源，因此称为“源”；电子是由汲极流出，看看说文解字里的介绍：汲者，引水于井也，也就是由这里取出电子，因此称为“汲”。 所有大型晶圆代工厂都已宣布FinFET技术为其最先进的工艺。Intel在22 nm节点上采用该晶体管1，TSMC在其16 nm工艺上使用2，而Samsung和GlobalFoundries则将其用于14 nm工艺中。 与其他所有新技术一样，FinFET工艺包含一种与学习如何使用其进行设计相关的成本。由于FinFETs是一种完全不同的晶体管，问题变成，这种改变是渐进的（典型学习成本）还是革命性的（显著学习成本）。 FinFET新境界 MOSFET 的结构自发明以来，到现在已使用超过 40 年，当闸极长度缩小到 20 纳米以下的时候，遇到了许多问题，其中最麻烦的是当闸极长度愈小，源极和汲极的距离就愈近，闸极下方的氧化物也愈薄，电子有可能偷偷溜过去产生“漏电”；另外一个更麻烦的问题，原本电子是否能由源极流到汲极是由闸极电压来控制的，但是闸极长度愈小，则闸极与通道之间的接触面积愈小，也就是闸极对通道的影响力愈小，要如何才能保持闸极对通道的影响力呢？ 因此美国加州大学伯克莱分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授发明了“鳍式场效电晶体（Fin Field Effect Transistor，FinFET）”，把原本 2D 构造的 MOSFET 改为 3D 的 FinFET，如图二所示，因为构造很像鱼鳍，因此称为“鳍式（Fin）”。 由图中可以看出原本的源极和汲极拉高变成立体板状结构，让源极和汲极之间的通道变成板状，则闸极与通道之间的接触面积变大了（图二黄色的氧化物与下方接触的区域明显比图一红色虚线区域还大），这样一来即使闸极长度缩小到 20 纳米以下，仍然保留很大的接触面积，可以控制电子是否能由源极流到汲极，因此可以更妥善的控制电流，同时降低漏电和动态功率耗损。 另外，从模拟或IP设计人员的角度来看，上述设计方法（鳍片由晶圆代工厂实施）并非首选模型。这些设计人员希望能获得更大的自由度，以减少渗漏、匹配驱动能力、提高频率响应以及推动电气和几何限制，而这些都是固定鳍片无法做到的。根据其性质，这种设计是定制的，而无法控制鳍片数量或大小对于其中很多设计人员来说是非常别扭。 对于从28nm或以上工艺跳到FinFET工艺的定制、模拟或IP设计人员来说，这种设计是革命性的，但不一定是字面上的“全新改良”。虽然有工具创新来缓和这种过渡，进行这种设计的方法与其习惯的设计手法相比可能更显严格。采用传统MOSFET工艺，这些设计人员设计定制化的晶体管包括定制其尺寸和方向。对于FinFET，设计人员将通过更少的变量来达成所需的电气响应。有人怀疑是否可以通过FinFET 工艺来完成先进的模拟设计，而关于此问题，已经有很多人讨论过了。答案是肯定的，但需要对设计方法进行重大改变，且可能需要更多的实验。 FinFET与FD-SOI工艺大PK 在我们大多数人“非黑即白”、“非此即彼”的观念里，半导体厂商应该不是选择FinFET就是FD-SOI工艺技术；不过既然像是台积电（TSMC）、 GlobalFoundrie或三星（Samsung）等晶圆代工厂，必须要同时提供以上两种工艺产能服务客户，有越来越多半导体制造商也正在考虑也致力提供“两全其美”的工艺技术。 FD- SOI工艺需要传感器整合，28纳米节点具备所需的RF与模拟功能，能让许多可穿戴式设备在链接性与低功耗方面取得具吸引力的平衡，各个节点的是FD-SOI在40纳米节点与28纳米节点，FinFET则是更先进的节点如14~16纳米节点。在工艺微缩以及成本的优化方面，将看我们能如何有效地利用FD-SOI与FinFET。”
意法半导体是选择FD-SOI优先于FinFET，前者是藉由在晶体管（BOX）之下放置一层薄的绝缘体，因此让未掺杂的通道达到全空乏，将泄漏电流缩减到最小。不过FD-SOI还有一个通常被忽视的优势，是极化 BOX下方基板的能力，也就是“顺向基底偏压”。顺向基底偏压在功耗与性能折衷的优化方面非常有效率，而且藉由在运作过程中改变偏置电压，设计工程师能让他们的晶体管在不使用时达到超低功耗，但又能在速度如常时于关键时刻达到超高效能。 设计者关注写什么 对于大多数晶圆代工厂来说，16nm和14 nm的后道工序（BEOL）结构与20 nm节点的一样。20nm采用了双重曝光（DP）4，对设计和制造界产生了极大影响。DP推动了设计流程的变化，是EDA工具在设计、验证、寄生参数提取和分析方面变化的催化剂。 DP的挑战就发生在最近。三重曝光或多重曝光业已到来，但并非用于现有的FinFET工艺。由于BEOL与20nm相同，设计人员最需学习并了解前道工序几何形状的变化。 第一次看到这些器件时，大部分设计人员会问以下问题： 1. 如何设计？ 2. 一个器件应包含多少鳍片？ 3. 鳍片尺寸/间距应该是多少？ 4. 如何获取所需信息来了解几何形状与电气性能的折衷方案？ 通常设计人员，尤其是数字设计人员，在权衡晶体管结构和电气性能时将宽度、长度和面积作为参数进行考量。FinFET设计的性质可能极大地改变这一切。幸运的是，大多数晶圆代工厂已考虑到这一点，并为FinFET工艺开发了一种与20nm及以上工艺相同的设计方法。 掌握FinFET 技术就是掌握市场 自英特尔公司推出了商业化的FinFET，使用在其22纳米节点的工艺上。从Intel Core i7-3770之后的22纳米的处理器均使用了FinFET技术。由于FinFET具有功耗低，面积小的优点，TSMC等主要半导体代工也推出自己的FinFET晶体管，为未来的移动处理器等提供更快，更省电的处理器。 简而言之，鳍式场效电晶体是闸极长度缩小到 20 纳米以下的关键，拥有技术的制程与专利，才能确保未来在半导体市场上的竞争力，这也是让许多国际大厂趋之若骛的主因。（出自/电子发烧友） 联系手机（微信）: 15921500487 |
|
|
来自： 郑公书馆298 > 《传感半导体与芯动力》
