 前言 作为电子产品的核心部件，印制板组件（PCBA）的质量和可靠性直接影响到整个产品的质量和可靠性。在长期的失效分析工作中，小编发现几乎所有的装联失效都与应力应变息息相关，且随着组装、装配密度的提高及无铅制程带来的物料和工艺的被动改变，印制板组件对于制程应力应变愈发敏感。在很多工厂内部，由于对应力应变的危害认识不足又缺乏有效的工具，制程应力应变已成为危害产品质量和可靠性的隐形杀手，埋藏下巨大风险。 现在，请让小编帮您揭开这个杀手的神秘面纱，给您讲讲制程应力应变这回事。 一、 区分“应力”与“应变” 所谓“应力”，定义为单位面积上所承受的附加内力，如图1所示，在柱体上方施加外力P，柱体为保持原形，在内部产生抵抗外力的内力，内力被截面积所除后得到的值即为“应力”。  图1 应力示意图 ..........(1） 而用于描述一点处变形的程度的力学量即是该点的“应变”。如图2所示，电阻丝被拉伸的时候会产出伸长形变Δl，电阻丝的长度变为l+Δl。有伸长量Δl和原长l的比所表示的伸长率（或压缩率）即为应变（ε）。 图2 应变示意图
应变没有单位，由于量值很小，通常用1×10-6微应变（με）表示。 二、制程应力的来源及主要失效模式 （1） 制程热应力 由于不同材料的热膨胀系数（CTE）不匹配，在焊接组装过程中，因温度变化梯度和空间限制造成材料涨缩不同而引起的应力。 典型的制程热应力失效主要包括热应力损伤、分层、塑性形变失效等，如图3所示。 图3（a）瓷介电容热应力损伤 图3（b）印制板热应力分层 图3（c1）封装热变形致焊点坑裂损伤并拉断导线  图3（c2）封装热变形致焊点坑裂损伤并拉断导线 图3（d）底部填充胶膨胀致焊点开裂 （2） 制程机械应力 电子组装工作的制程应力来源主要包括： ① SMT工序：印刷锡膏过程中刮刀的机械应力；贴装过程中贴片头的机械应力等，主要影响的是焊接质量； ② THT工序：引脚成型、插件、切脚等过程的机械应力，对元器件和印制板均可能造成损伤； ③ 组装后工序：如清洗、分板、在线测试等环节，制程控制不当极易造成组件应力损伤； ④ 装配：紧固、装配、拆卸各环节，制程控制不当极易引发过应力损伤。 典型的制程机械应力失效即机械应力损伤，如图4所示。   图4（a）分板应力控制不当致瓷介电容损伤
图4（b）过应力致互连失效
图4（c）扭曲应力致BGA焊点开裂 从前面的分析可以看出，材料CTE不匹配、工艺参数控制不当、以及不当的机械应力管控是导致应力应变损伤的主要因素。 三、 实施制程应力应变风险识别和管控，防患于未然 由于印制板组件上的元器件及其焊点对应力损伤失效非常敏感，因此PCBA在最恶劣条件下的应力识别显得至关重要。对所有表面处理方式的封装基板，过大的应力都会导致焊点的损坏。这些失效包括在PCBA制造、测试和使用过程中的焊球开裂、线路损坏、焊盘起翘、基板开裂以及陶瓷元器件的本体开裂等。 经证实，运用应变测试可以对印制板组件组装、测试和装配过程中所受到的应变和应变率水平进行客观分析，甄别和改善有害制造工艺。 应变测试的常用方法包括： · 电测法：电阻式、电容式、电感式 · 光测法 ：云纹法、全息干涉 · 光纤传感技术 · 数字图像处理技术：利用CCD拍照来处理测量应变，高速摄像技术等 · X射线技术：焊接残余应力测试 其中，应变电测技术应用最为广泛。应变电测法的基本原理是：将电阻应变片（简称应变片）粘贴在被测构件的表面，当构件发生变形时，应变片随着构件一起变形，应变片的电阻值将发生相应的变化，通过电阻应变测量仪器（简称电阻应变仪），可测量出应变片中电阻值的变化，并换算成应变值，或输出与应变成正比的模拟电信号（电压或电流），用记录仪记录下来，也可用计算机按预定的要求进行数据处理，得到所需要的应变或应力值。典型的测试照片见图5，典型的应变-时间测试曲线见图6。 图5 典型的应变电测法测试
图6 典型的应变-时间测试曲线 此外，阴影云纹测试技术也是目前较为普遍的评价封装体热变形的测试方法。通过干涉波纹的分析，可以准确得出反映样品表面形状的等高线，从而得出物体变形的程度，特别适合对封装体的热变形以及不同材料之间的热膨胀匹配程度实施客观分析，达到物料优选、提高产品直通率和可靠性的目的。测试系统示意图如图7所示，典型BGA封装体在焊接过程中的翘曲变化测试结果见图8。 图7 阴影云纹测试系统示意图
图8 典型BGA封装体在焊接过程中的翘曲变化 四、 制程应力应变的测试标准 自2004年3月美国Sun Microsystems主导的“PCB Strain Gage Test”计划开始，在全球标杆企业（如Intel、IBM、HP、CISCO等）的积极推动下，制程应变测试技术已逐步成为产业标准和工艺改进的基准。 目前应用较为广泛的是IPC和JEDEC的相关标准，其中包括： ·IPC/JEDEC-9702 Monotonic Bend Characterization of Board-Level Interconnects · IPC/JEDEC-9704 Printed Circuit Assembly Strain Gage Test Guideline · JEDEC JESD22B112 High Temperature Package Warpage Measurement Methodology · IPC-9641 High Temperature Printed Broad Flatness Guideline · …… 小结 应力应变始终伴随在印制板组件的组装、装配和测试过程中，有必要对其风险进行有效识别和管控。其中，应变测试是制程应力应变风险识别与分析的手段，应依据相关标准对制程敏感及风险环节实施排查，分析量化各风险工序的应变阈值，定期鉴别制程变异，指导工艺和制程管控的改进，有效避免应力应变带来的质量风险。 |
|
|
.........(2)
