SI-list【中国】时钟电路设计大全（上）

     

    前言：在一个电路系统中，时钟是必不可少的一部分。时钟电路相当关键，在电路中的作用犹

     如人的心脏的作用，如果电路系统的时钟出错了，系统就会发生紊乱，因此在PCB 中设计一个好的时钟电路是非常必要的。

我们常用的时钟电路有：晶体、晶振、时钟分配器。有些IC 用的时钟可能是由主芯片产生的，但追根溯源，还是由上述三者之一产生的。接下来结合具体实例，说明时钟电路布局、布线的原则和注意事项。

无源晶体

PCB 中常用的晶体封装有：2 管脚的插件封装和SMD 封装、4 管脚的SMD 封装，常见封装如下图：

尽管晶体有不同的规格，但它们的基本电路设计是一致的，因此PCB 的布局、布线规则也是通用的。基本的电路设计如下图：

从电路原理图中可以看出，电路由晶体+2 个电容组成，这两个电容分别为增益电容和相位电容。

晶体电路布局时，两个电容靠近晶体放置，布局效果图如下：

布线时，晶体的一对线要走成类差分的形式，线尽量短、且要加粗并进行包地处理，效果如下图：

上述的是最基本和最常见的晶体电路设计，也有一些变形设计，如加串阻、测试点等，如下图,设计思路还是一致的：

设计总结

结合上述，布局应注意：

1. 和IC 布在同一层面，这样可以少打孔；

2. 布局要紧凑，电容位于晶体和IC 之间，且靠近晶体放置，使时钟线到IC 尽量短；

3. 对于有测试点的情况，尽量避免stub 或者是使stub 尽量短；

4. 附近不要摆放大功率器件、如电源芯片、MOS 管、电感等发热量大的器件；

布线应注意：

1. 和IC 同层布局，同层走线，尽量少打孔，如果打孔，需要在附近加回流地孔；

2. 类差分走线；

3. 走线要加粗，通常8~12mil;由于晶体时钟波形为正弦波，所以此处按模拟设计思路处理；

4. 信号线包地处理，且包地线或者铜皮要打屏蔽地孔；

5. 晶体电路模块区域相当于模拟区域，尽量不要有其他信号穿过