|
电磁兼容性（EMC，即Electromagnetic Compatibility）是指设备或系统，在其电磁环境中符合要求运行，并不对其环境中的其它设备产生无法忍受的电磁骚扰的能力。 PCB产品设计过程中需要重点考虑EMC，通常70%以上的EMC问题都来自于板级的设计。如果时钟信号没有做好屏蔽，相对应的频点或是倍频之后的频点就可能成为辐射点；信号没有完整可靠的参考平面，传输过程中就会产生反射，进而影响测试结果；对于模拟电路或是高频电路区域没有进行屏蔽，也会对EMI（电磁干扰 Electro Magnetic Interference）测试的结果产生很大影响。 EMC工程师常用的三个主要措施：屏蔽，接地，滤波，适当的匹配和端接也会产生不错的效果。 下面我们从PCB设计过程中的四个阶段，来分析和改善板卡的EMC设计。 随着信号频率的不断提高，设计中对板卡的叠层和所选择的材料要求也越来越高。信号传输过程中不可避免的会产生损耗，频率越高损耗越严重，所以基材的选择也是EMC设计的重要部分。目前市场上通常使用的都是FR4板材，基材分为覆铜板（Core芯板）和半固化片（PP），PCB就是通过不同的Core和PP进行压合而成。选择板材时需要关注的特性参数如下，其中高频板材的介电常数和介质损耗越低，板卡上的信号完整性越好，进而可以获得更好的EMC性能：首先，高速板卡硬件设计时不建议PCB采用两层板设计，因为两层板很难进行阻抗控制。如需满足常用的单端50ohm和差分100ohm阻抗，线宽和间距上都会占用很大的空间，信号布线时要有伴地线才能做到阻抗控制，具体的阻抗值可参考下图一所示。
图一：两层板阻抗设计 两层板没有完整的地平面来做参考层面，信号的回流路径长，会影响信号传输的质量。 所以建议至少采用四层板电路设计，才能获得更好的EMC效果。通常的叠构包括四层：Top/Ground/Power/Bottom，Top层是主要器件的布局层，Ground可以为Top层的器件提供完整的参考平面，Bottom层尽量减少信号的布线，更多的提供电源的布线。如果板卡的电源相对较少，Power层也可以做Ground来为Bottom层提供完整的参考层面。常用的四层板叠层如图二所示，阻抗如图三和图四所示：
图二：四层板叠层设计 
图三：四层板单端50欧姆阻抗设计 
图四：四层板差分100欧姆阻抗设计 其次，关于高频PCB应用的基材选择时，介质常数Dk和介质损耗因素Df是两个重要的参数（如图五所示），还有玻璃化转变温度Tg和基材的热分解温度Td，这些参数都会对板卡的EMC测试产生很大的影响。基材的选择既要保证信号质量，同时也要考虑生产成本，最大程度上保证PCB的设计质量。国内常用的板材有：Tu768，S1170等。 
图五：基材的Dk和Df参考 常用的叠层设计规则如下： 至少有一个连续完整的地平面控制阻抗和信号质量； 电源和地平面靠近放置，这样可以减少电源对地阻抗，进而降低电源噪声对信号完整性的影响； 叠层尽量避免两个信号层相邻，如果相邻加大两个信号层的间距； 避免两个电源平面相邻，特别是由于信号层铺电源而导致的电源平面相邻； 叠层能做到对阻抗的有效控制，满足通用的单端50ohm和差分100ohm阻抗要求，及其他一些常规的阻抗需求，USB 90ohm阻抗； 两个外层（Top和Bottom）尽可能铺地，特别是板边及敏感器件周围，并且连续增加地孔，避免长距离的无过孔的铜皮；
总之，PCB叠层和阻抗会为板卡的EMC设计提供良好的基础，提供一个最基本的信号框架，在这个框架内需要满足信号及电源完整性的各种质量要求，合理的层叠可以减少板卡本身的EMI辐射，整体上提升板卡的EMC等级。 集成电路的设计包含模拟电路和数字电路，模拟器件灵敏度高，带宽越大，抗干扰度越差；数字电路取决于噪声容限或噪声抗干扰度。噪声容限即叠加在输入信号上的噪声最大允许值，如下图所示： 
板级的EMC滤波设计，需要严格区分不同模块区域，尽量避免模拟和数字电路混合布局，电源模块电路单独空间，接口器件做好防护，时钟和高频信号内层布线，这些都可以减少信号的交叉带来不必要的影响。 通常电路需要遵循以下的一些基本原则： 高速、中速、低速电路要分开；DDR, MIPI, Flash等相对独立的高速电路布局要优先考虑，其他普通的GPIO等低速电路避免交叉。 强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件；若12V电源供电，保证足够的安全距离并且滤波电路靠近输入端。
一般电源防雷保护器件的顺序是：压敏电阻、保险丝、抑制二极管、EMI 滤波器、电感或者共模电感，对于原理图缺失上面任意器件顺延布局； 开关电源是否远离AD\DA转换器、模拟器件、敏感器件、时钟器件；开关电源布局要紧凑，输入\输出要分开； 一般对接口信号的保护器件的顺序是：ESD(TVS管)、隔离变压器、共模电感、电容、电阻，对于原理图缺失上面任意器件顺延布局； 电平变换芯片（如RS232）是否靠近连接器(如串口)放置, 易受ESD干扰的器件，如NMOS、CMOS器件等，是否已尽量远离易受ESD干扰的区域（如单板的边缘区域）。 模拟电路和数字电路要分开布局，可以保证单点接地；电源模块尽量集中摆放，PLL或是LDO电源可靠近负载端减少线路电感。 晶体、晶振和时钟分配器与相关的IC器件要尽量靠近；时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟电路的电源输入管脚；晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件，晶振尽量远离板边和接口器件。 电容务必要靠近电源管脚放置，而且容值越小的电容要越靠近电源管脚；EMI滤波器要靠近芯片电源的输入口；原则上每个电源管脚一个0.1uF的小电容、一个集成电路一个或多个10uF储能电容，可以根据具体情况进行增减； 对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源。
—— 未完待续 —— 恩智浦MCU加油站
这是由恩智浦官方运营的公众号，着重为您推荐恩智浦MCU的产品信息、开发技巧、教程文档、培训课程等内容。
|
