高速PCB设计

高速PCB设计中的一些问题

　　随着器件工作频率越来越高，高速PCB设计所面临的信号完整性等问题成为传统设计的一个瓶颈，工程师在设计出完整的解决方案上面临越来越大的挑战。尽管有关的高速仿真工具和互连工具可以帮助设计师解决部分难题，但高速PCB设计也更需要经验的不断积累及业界间的深入交流。

　　  布线拓扑对信号完整性的影响
　　当信号在高速PCB板上沿传输线传输时可能会产生信号完整性问题。
　　「对于一组总线（地址，数据，命令）驱动多达4、5个设备（FLASH、SDRAM等）的情况，在PCB布线时，是总线依次到达各设备，如先连到 SDRAM，再到FLASH……还是总线呈星型分布，即从某处分离，分别连到各设备。这两种方式在信号完整性上，哪种较好？」
　　布线拓扑对信号完整性的影响，主要反映在各个节点上信号到达时刻不一致，反射信号同样到达某节点的时刻不一致，所以造成信号质量恶化。一般来讲，星型拓扑结构，可以通过控制同样长的几个分支，使信号传输和反射时延一致，达到比较好的信号质量。
　　在使用拓扑之前，要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的Buffer，对于信号的反射影响也不一致，所以星型拓扑并不能很好解决上述数琣a址总线连接到FLASH和SDRAM的时延，进而无法确保信号的质量；另一方面，高速的信号一般在DSP和SDRAM之间通信，FLASH加载时的速率并不高，所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形，而无需关注FLASH处波形；星型拓扑比较菊花链等拓扑来讲，布线难度较大，尤其大量数据地址信号都采用星型拓扑时。

         焊盘对高速信号的影响
　　在PCB中，从设计的角度来看，一个过孔主要由两部分组成：中间的钻孔和钻孔周围的焊盘。
　　「焊盘对高速信号有何影响？」
　　焊盘对高速信号有影响，其影响类似器件的封装对器件的影响。详细的分析是，信号从IC内出来以后，经过邦定线、管脚、封装外壳、焊盘、焊锡到达传输线，这个过程中的所有关节都会影响信号的质量。但实际分析时，很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将它们都概括了，当然这样的分析在较低的频率上可以接收，但对于更高频率信号更高精度仿真就不够精确。现在的一个趋势是用IBIS的V－I、V－T曲线描述 Buffer特性，用SPICE模型描述封装参数。

　　如何抑制电磁干扰
　　PCB是产生电磁干扰 (EMI) 的源头，所以PCB设计直接关系到电子产品的电磁兼容性(EMC)。如果在高速PCB设计中对EMC/EMI予以重视，将有助缩短产品研发周期加快产品上市时间。因此，不少工程师非常关注抑制电磁干扰的问题。
　　「在EMC测试中发现时钟信号的谐波超标十分严重，是不是要对使用到时钟信号的IC的电源引脚做特殊处理？目前只是在电源引脚上连接去耦电容，在PCB设计中还有需要注意哪些方面以抑止电磁辐射呢？」
　　EMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外必要的匹配和屏蔽也是需要的。
　　滤波是解决EMC通过传导途径辐射的一个好办法，除此之外，还可以从干扰源和受害体方面入手考虑。干扰源方面，试着用示波器检查一下信号上升沿是否太快，存在反射或Overshoot、Undershoot或Ringing，如果有，可以考虑匹配；另外尽量避免做50%占空比的信号，因为这种信号没有偶次谐波，高频分量更多。受害体方面，可以考虑包地等措施。

　　 RF布线是选择过孔还是打弯布线
　　「在高速PCB中，过孔可以减少很大的回流路径，但有人说情愿弯一下也不要打过孔，那应该如何取舍？」
　　分析RF电路的回流路径，与高速数字电路中信号回流不太一样。二者有共同点，都是分布参数电路，都是应用Maxwell方程计算电路的特性。但射频电路是仿真电路，有的电路中电压V＝V(t)、电流I=I(t)两个变量都需要进行控制，而数字电路只关注信号电压的变化V＝V(t)。因此，在RF布线中，除了考虑信号回流外，还需要考虑布线对电流的影响。即打弯布线和过孔对信号电流有没有影响。
　　此外，大多数RF板都是单面或双面PCB，并没有完整的平面层，回流路径分布在信号周围各个地和电源上，仿真时需要使用3D场提取工具分析，这时候打弯布线和过孔的回流需要具体分析；高速数字电路分析一般只处理有完整平面层的多层PCB，使用2D场提取分析，只考虑在相邻平面的信号回流，过孔只作为一个集总参数的R－L－C处理。

高速PCB设计的叠层问题

     随着高速电路的不断涌现，PCB板的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层PCB的设计。在多层板的设计中，对于叠层的安排显得尤为重要。一个好的叠层设计方案将会大大减小EMI及串扰的影响，在下面的讨论中，我们将具体分析叠层设计如何影响高速电路的电气性能。

一．多层板和铺铜层(Plane)
     多层板在设计中和普通的PCB板相比，除了添加了必要的信号走线层之外，最重要的是安排了独立的电源和地层(铺铜层)。在高速数字电路系统中，使用电源和地层来代替以前的电源和地总线的优点主要在于：

1. 为数字信号的变换提供一个稳定的参考电压。
2. 均匀地将电源同时加在每个逻辑器件上
3. 有效地抑制信号之间的串扰

     原因在于，使用大面积铺铜作为电源和地层大大减小了电源和地的电阻，使得电源层上的电压很均匀平稳，而且可以保证每根信号线都有很近的地平面相对应，这同时减小了信号线的特征阻抗，对有效地较少串扰也非常有利。所以，对于某些高端的高速电路设计，已经明确规定一定要使用6层(或以上的)的叠层方案，如Intel对PC133内存模块PCB板的要求。这主要就是考虑到多层板在电气特性，以及对电磁辐射的抑制，甚至在抵抗物理机械损伤的能力上都明显优于低层数的PCB板。
     如果从成本的因素考虑，也并不是层数越多价格越贵，因为PCB板的成本除了和层数有关外，还和单位面积走线的密度有关，在降低了层数后，走线的空间必然减小，从而增大了走线的密度，甚至不得不通过减小线宽，缩短间距来达到设计要求，往往这些造成的成本增加反而有可能会超过减少叠层而降低的成本，再加上电气性能的变差，这种做法经常会适得其反。所以对于设计者来说，一定要做到全方面的考虑。

二．高频下地平面层对信号的影响
     如果我们将PCB的微带布线作为一个传输线模型来看，那么地平面层也可以看成是传输线的一部分，这里可以用“回路”的概念来代替“地”的概念，地铺铜层其实是信号线的回流通路。电源层和地层通过大量的去耦电容相连，在交流情况下，电源层和地层可以看成是等价的。在低频和高频下电流回路有什么不同呢?从下图中我们可以看出来，在低频下，电流是沿电阻最小的路径流回，而在高频情况下，电流是沿着电感最小的回路流回，也是阻抗最小的路径，表现为回路电流集中分布在信号走线的正下方。

     高频下，当一条导线直接在接地层上布置时，即使存在更短的回路，回路电流也要直接从始发信号路径下的布线层流回信号源，这条路径具有最小阻抗，即电感最小和电容最大。这种靠大电容耦合抑制电场，靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。
     下面这个公式反映了信号线下方回流路径上的电流密度随各种条件而变化的规律：


     从公式中可以得出结论：在电流回路上，离信号线越近的位置，电流的密度越大，这种情况下整个回路的面积最小，因而电感也最小。同时可以想象，信号线和回路如果离的很近，两者电流大小近似相等，方向相反，在外部空间产生的磁场可以相互抵消，因此对外界的EMI也很小。所以，在叠层设置时最好保证每个信号走线层都有很近的地平面层相对应。
     现在考虑地平面上的串扰问题，在高频数字电路中，造成串扰的主要原因是电感耦合的结果。从上面回路电流密度分布的公式看出，当几个信号线离的比较近的时候，相互的回路电流会产生交叠，这时候两者之间的磁场必然相互干扰，从而产生串扰噪声。串扰电压的大小和信号线之间的距离D，地平面的高度H以及系数K有关，见下图：

     式中K与信号的上升时间以及相互干扰的信号线的长度有关。对于叠层设置来说，无疑拉近信号层和地层的距离将会有效的减少地平面的串扰。
     在实际PCB布线时经常会遇到这样一个问题，就是在对电源和地层进行铺铜时，如果不注意，可能会在铺铜区里出现一个隔离的槽，这一情况往往是由于过孔过密，或者过孔的隔离区设计不合理造成的(如图)。后果是减慢了上升时间，增加了回路面积，从而导致电感的增大，容易产生不必要的串扰和EMI，我们要避免发生这种现象。

因为回路电流绕道而增大的电感大致可以表示为：
L=5Dln(D/W)
D代表信号线到断槽最近端的垂直距离，W是指走线的线宽。

三．几种典型的叠层方案及分析
     了解了上述基本知识，我们可以得出相应的叠层设计方案。总体来说，尽量遵循以下几方面的规则：

1. 铺铜层最好要成对设置，比如六层板的2，5或者3，4层要一起铺铜，这是考虑到工艺上平衡结构的要求，因为不平衡的铺铜层可能会导致PCB板的翘曲变形。
2. 信号层和铺铜层要间隔放置，最好每个信号层都能和至少和一个铺铜层紧邻。
3. 缩短电源和地层的距离，有利于电源的稳定和减少EMI。
4. 在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多加电源层来隔离，这样可能造成不必要的噪声干扰。

     但实际情况是，上述谈到的各种因素不可能同时满足，这时我们就要考虑一种相对来说比较合理的解决办法。下面就分析几种典型的叠层设计方案：
     首先分析四层板的叠层设计。一般来说，对于较复杂的高速电路，最好不采用4层板，因为它存在若干不稳定因素，无论从物理上还是电气特性上。如果一定要进行四层板设计，则可以考虑设置为：电源-信号-信号-地，还有一种更好的方案是：外面两层均走地层，内部
两层走电源和信号线，这种方案是四层板设计的最佳叠层方案，对EMI有极好的抑制作用，同时对降低信号线阻抗也非常有利，但这样布线空间较小，对于布线密度较大的板子显得比较困难。
     下面重点讨论一下六层板的叠层设计，现在很多电路板都采用6层板技术，比如内存模块PCB板的设计，大部份都采用6层板(高容量的内存模块可能采用10层板)。最常规的6层板叠层是这样安排的：信号-地-信号-信号-电源-信号，从阻抗控制的观点来讲，这样安排是合理的，但由于电源离地平面较远，对较小共模EMI的辐射效果不是很好。如果改将铺铜区放在3和4层，则又会造成较差的信号阻抗控制及较强的差模EMI等不良问题。还有一种添加地平面层的方案，布局为：信号-地-信号-电源-地-信号，这样无论从阻抗控制还是从降低EMI的角度来说，都能实现高速信号完整性设计所需要的环境。但不足之处是层的堆叠不平衡，第三层是信号走线层，但对应的第四层却是大面积铺铜的电源层，这在PCB工艺制造上可能会遇到一点问题，在设计的时候可以将第三层所有空白区域铺铜来达到近似平衡结构的效果。
     更复杂的电路实现需要使用十层板的技术，十层的PCB板绝缘介质层很薄，信号层可以离地平面很近，这样就非常好的控制了层间的阻抗变化，一般只要不出现严重的叠层设计错误，设计者都能较容易地完成高质量的高速电路板设计。如果走线非常复杂，需要更多的走线层，我们可以将叠层设置为：信号-信号-地-信号-信号-信号-信号-电源-信号-信号，当然这种情况不是我们最理想的，我们要求信号走线能在少量的层布完，而是用多余的地层来隔离其它信号层，所以更通常的叠层方案是：信号-地-信号-信号-电源-地-信号-信号-地-信号，可以看到，这里使用了三层地平面层，而只用了一层电源(我们只考虑单电源的情况)。这是因为，虽然电源层在阻抗控制上的效果和地平面层一样，但电源层上的电压受干扰较大，存在较多的高阶谐波，对外界的EMI也强，所以和信号走线层一样，是最好被地平面屏蔽起来的。同时，如果使用多余的电源层来隔离，回路电流将不得不通过去耦电容来实现从地平面到电源平面的转换，这样，在去耦电容上过多的压降会产生不必要的噪声影响。

四．总结
     上面仅仅讨论了在PCB叠层设计时会遇到的部分问题，具体应视实际情况而定，在能力范围内，经常还要兼顾信号质量与成本。在依照上面所阐述的理论原则来进行叠层方案的设计的同时，我们还需要考虑一些其它的布线原则来配合，比如每一层走线的方向，信号层电源线宽的定义，以及去耦电容的摆放等等。只有综合考虑各方面的因素，才能最终设计出一块性能较好的电路板。

高速PCB镜像层设计

摘要：在高速多层PCB上， 镜像层在噪声控制方面起着重要作用。良好的镜像层设计可以降低杂散电感引起的噪声，有助于控制串扰、反射和电磁干扰。本文结合作者的实际设计重点探讨了局部接地层的应用，并通过一个数模混合电路实例给出了一种镜像层分割法以及一些实践中需要注意的问题。

        现在的高速电路系统大多采用多层板， 而且许多电路系统有多种工作电源， 这就对镜像层设计尤其是如何处理多个电源(地)层之间的关系提出了严格的要求。另外，有些系统也需要在器件层设计特殊的敷铜平面以抑制振荡器产生的RF能量以及为大功率电源器件提供良好的散热。

一、镜像层的作用
        镜像层是PCB内部临近信号层的一层敷铜平面(电源层、接地层)，主要有以下作用：

1. 降低回流噪声和电磁干扰(EMI)。镜像层可以为信号回流提供低阻抗路径，尤其在电源分布系统中有大电流流动时，镜像层的作用更加明
   显。另外，镜像层的存在减少了信号和回流形成的闭合环的面积，降低了EMI。
2. 有助于控制高速数字电路中信号走线之间的串扰问题。串扰由比率D／H决定，D为干扰源与受扰对象之间的距离，H为信号线距镜像层的高度，通过改变H，可以控制比率D／H， 就可以控制信号线问的串扰问题。
3. 有利于阻抗控制。印制导线的特性阻抗与导线的宽度和导线距镜像层的高度有关。如果没有镜像层，我们很可能无法控制阻抗， 从而无法匹配传输线，导致信号的反射。

      另外， 镜像层还可以控制辐射向板外的噪声。当然，光有镜像层是不足以起到这些作用的， 必须辅以严格的设计规则才能达到预期目标。我们可以这样描述：在高速数字电路中，为了控制噪声镜像层是必须的，但光有镜像层还是不够的。

二、信号回流的层间跳转
      多层PCB中，每个布线层都应该和一个镜像层相邻， 信号的返回电流在其对应的镜像层上流动。当从源到负载的信号线无法在一个布线层走通时，通常采取的做法是先使信号线连接到一个布线层(例如x轴)，然后再利用通孔将这条信号线连接到另一层(例如Y轴)。那么， 当信号线从一层跳到另一层时， 返回电流也应该跟随着线路从一层跳转到另一层。如果这两个层都是地层， 返回电流可以经连接两个层的通孔或器件的接地管脚实现跳转。
       如果一个是电源层另一个是地层， 则返回电流在这两个层之间跳转的唯一机会就是放置去耦电容的位置。假若跳转点附近没有去耦电容或者连接地层的通孔， 返回电流就必须绕到远处实现跳转， 结果使得返回电流耦合到其他电路，引起串扰和电磁干扰问题。
       所以PCB设计时，应尽量使层间跳转在临近器件的接地管脚或者去耦电容附近进行，如果无法做到这一点，可以通过在跳转点附近放置地通孔(返回电流在两地层跳转)或者旁路电容(电源层和地层之间跳转)来实现返回电流的跳转。

三．镜像层的分割
      使用多层PCB的结构时，有时需要在镜像层上产生一定宽度的无铜片区域()将一个完整的镜像层隔裂为相互独立的几部分，这就是镜像层分割。镜像层分割一般用于防止噪声进入敏感电路以及不同参考电压之间的隔离， 例如阻止数字噪声进入模拟部分、音频部分、I／O区域，5V与3.3V电源电压的隔离。镜像层分割有完全分割和不完全分割两种， 完全分割指的是分割后的电源层之间、地层之间完全隔绝，不完全分割是指电源层之间完全隔绝而地层通过“桥”相连。对镜像层采取完全分割或不完全分割取决于这些被分隔的平面间是否有信号相连。

3.1镜像层分割实例
      图1是某测试平台中涉及的数模混合电路部分的镜像层设计。视频模拟输入经过AD变换后传送给FPGA处理，然后作DA变换输出，AD和DA部分使用独立的电源器件供电。在这个板卡上大部分都是数字器件，模拟器件仅占小部分。但是它们都是比较关键的部分，如果它们的正常工作受到影响将对整个系统的性能造成极大的破坏作用，因此对这些部分的处理是非常关键的。我们希望数字部分的噪声不会进入模拟部分，但是AD和DA转换器都有信号连到数字部分的FPGA上，为了不影响这些相连信号的回流，我们将数字电源和模拟电源完全隔绝，而数字地和模拟地采取不完全分割，使数字部分对模拟部分的影响降到最低。所有由数字部分到模拟部分的线路都必须经过桥，桥的开口大小应该
刚好满足所需导线通过的要求，这样数据信号的回流就可以通过桥直接返回，避免了绕圈寻求返回路径而造成对其它信号的干扰。此平台的PCB设计中．AD部分和DA部分的地也是隔离的。

      参考资料[2]给出了镜像层完全分割的实例。

3.2像层分割应注意的几个问题
3.2.1隔离层重叠
     多层PCB中，通常会通过镜像层分割来隔离不同的电源。一般情况下，与这些电源相对比的地层也是相互隔离的，即每个电源都有自己独立的参考层。PCB设计时必须保证不发生隔离层重叠的情况。举个例子，绝大部分多层PCB中，模拟部分和数字部分的电源和地层都是分离的，PCB设计的时候不能让模拟电源层和数字地层在空间上重叠，如图2所示。如果出现重叠的隔离层，就会在重叠区域形成一个小的平板电容c1，这个电容会让RF能量从一个层传输到另一个隔离的、静止的和独立的层，降低隔离的有效性。

3.2.2去耦电容放置
     为了滤除高速器件产生的高频噪声，电路板上有很多的去耦电容。如果在PCB上有镜像层分割的话，布线时可能会出现去耦电容的地管脚并不是与其相对应的地层而是同别的参考地层相连的情况。这种错误可能经常会发生，其结果同隔离层重叠一样，导致噪声从一层耦合到另一层，并且解决起来比较麻烦，所以必须在设计阶段避免。仍以数模混合电路来举例，模拟电源通过铁氧体磁珠l1从数字部分引入，c1为数字部分的去耦电容。图3a中c1的电源管脚同数字电源相连而地管脚同模拟地相连，为错误的连接方式，导致数字高频噪声耦合到比较敏感的模拟部分，图3b为正确的去耦电容连接方式。

3.2.3单点接地
     当不同电源的参考层连接到一起时，必须保证单点连接。仍以数模混合电路举例，我们的电路板分为数字部分和模拟部分，而且数字地和模拟地有两个或两个以上连接点，那么噪声信号很可能通过这两个连接点在这两参考层之间形成循环，这就是我们经常提到的“地环路”。地环路可以引起噪声、EMI，能量的损耗以及散热问题。
      地环路的解决办法非常简单，只要参考层之间仅有一个连接点，无法形成环路即可。

四、局部接地层
     局部接地层属于镜像层的一部分，是置于PCB器件(顶)层上的一块敷铜，与PCB内部接地层直接相连，用于捕获一些关键芯片(如振荡器)内部产生的RF磁通量或者用作电源散热。通常芯片如果需要局部接地层，芯片制造商会在数据手册中给出一些比较好的建议。
     为了得到良好的性能，振荡器、晶振和时钟支撑电路都应该被安装在这样一个单独的局部接地层上。这是因为：

1. 如果振荡器的封装是一个金属壳，由于振荡器类型的不同，封装内部产生的射频电流可能很大，以至于它的接地管脚无法有效地将该大电流(为管脚引线电感)以低损耗方式引到地，于是这个金属盒变成了一个单极性天线。
2. 如果振荡器是表面安装器件，上述情况会变得更糟，因为SMT封装通常是塑料，阻止了RF电流被引向接地点，封装内部产生的RF电流能够辐射到自由空间并耦合到其它器件。
3. 振荡器一般都会驱动时钟缓冲器，这种缓冲器通常是超高速、快边缘速率的器件，会产生大量RF电流， 可能导致电路功能失效。

       如果在振荡器和时钟电路下安装局部接地层，就可以提供一个镜像层，捕获振荡器内部和相关电路产生的RF能量， 这样就减少了RF辐射。图4是一个局部接地层的例子。局部接地层位于PCB顶层上，通过振荡器和时钟驱动器件的地管脚以及一些地通孔与内部接地层直接相连。为了给振荡器提供一个较为稳定可靠的电源， 进入振荡器的电压使用铁氧体磁珠l1和电容c2进行滤波。铁氧体磁珠l1本质上是一个大的RF电阻，用来阻止外部的RF能量进入振荡器，而电容c2为RF电流提供了另外一条流向地平面的低阻抗通道。


        一些电源也要求有局部接地层来散热。图5 是某测试平台上电源TPS54810的PCB设计方案。TPS54810是TI公司生产的一种DC-DC调节器，输入电压为5V，输出电压从0.9V到3.3V可调，精度可达到1％ 以内，其部分管脚使用说明如表1所示。在本测试平台中TPS54810输出电压为1.2V，通过内部电源层供给FPGA。由于TPS54810输出电流较大，最大可高达8A， 功率较大，所以PCB设计时必须解决好散热问题，器件手册中推荐图5所示在器件封装下边增加热盘垫并利用通孔和内部的地层相连来散热。在本设计中为了器件散热效果更好， 能够更稳定地工作，进一步扩展了敷铜面积，并额外增加了23个直径较大的通孔与PCB内部地层相连。图中用于输入电压去耦的c1、c2为10uF的陶瓷片电容，应尽可能地靠近器件。I1为铁氧体磁珠，用于滤除输出电压中的高频噪声， 将输出电流引向平面4再通过通孔引入内部1.2V电源层供给FPG ，3个22uF的大电容(C3、C4、C5)用于旁路低频噪声。


表1 TPS54810的部分管脚功能说明

管脚编号	管脚名称	管脚说明
1	AGHD	模拟地，应将散热盘垫连接到模拟地
6-14	PH	输出管脚
15-19	PGHD	电源地、为了降低和模拟地之间的噪声、将二者相连
20-24	VIN	输入管脚．在靠近封装的地方用一个高Q、低ESR的10uF陶瓷电容旁路到PGN0

五、20-H规则
         20-H规则是一个经验规则， 由W.Michael King提出，可以表述如下：在高密度多层PCB中，为了减小电路板向自由空间辐射的电磁能量， 电源层的物理尺寸应该比地层的物理尺寸小20H，其中H是二者之间的距离。图6中左边部分为没有采用任何特殊设计的电源/地平面，PCB板边缘的RF辐射很强，可能影响周边电路的功能而右边部分为将电源平面尺寸降低X-H后PCB板边缘的RF辐射情况， 可以看出地平
面吸收了大量的磁力线， 降低了RF辐射能量。实验发现， 大约从10-H开始RF辐射强度开始下降；20-H时，地平面可以吸收百分之七十的磁通边界；当达到100-H时，辐射强度下降百分之九十八。Mark I.Montrose通过仿真分别对比了0-H、10-H和20-H规则下从PCB边缘辐射的电场强度E和磁场强度H，进一步验证了采用20-H规则后地平面可以吸收大量的PCB边缘辐射能量这一结论。 且发现电源与地平面之间距离越小，20-H规则的效率越高。另外， 应用20-H规则还可以提高PCB板的自谐振频率。

        值得注意的是，20-H规则并不是适用于所有的PCB结构。20-H规则是否有效取决于电路板的工作频率和PCB上电源/地平面的大小以及二者之间的距离。我们知道，电源/地平面的大小以及二者之间的距离决定了PCB板的自谐振频率。更进一步的研究表明：
如果电路板工作在自谐振频率的任意谐波频率时，20-H规则不再起作用，扩展的地平面不再吸收辐射能量， 更糟的是还会产生大量的辐射能量。所以在实际的高速电路中， 需要根据不同的情况决定是否应陔使用20-H规则。