分享

[转载]关于generate用法的总结【Verilog】

 NQ的图书馆 2017-12-17
细化时间是指仿真开始前的一个阶段,此时所有的设计模块已经被链接到一起,

    本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。请注意甄别内容中的联系方式、诱导购买等信息,谨防诈骗。如发现有害或侵权内容,请点击一键举报。
    转藏 分享 献花(0

    0条评论

    发表

    请遵守用户 评论公约

    类似文章 更多