最近看科技新闻,经常看到10nm、7nm处理器工艺最新报道,14/16nm才经历了两代产品的更替,不禁感叹芯片制程的发展日新月异。一直以来的半导体行业,尤其是处理器的工艺制程和架构都是技术宅所关心的内容,Intenl主席戈登·摩尔曾经在1965年提出著名的摩尔定律,指出集成电路中晶体管和电阻器的数量每年可以翻一番(1975年修正为18个月),要求晶体管的尺寸不断减小,Intel公司曾提出在2022年实现4nm制程的目标。半导体制程技术具体经历那些发展过程又出现过哪些关键技术突破,小编在此为大家梳理一下,如有纰漏,敬请指正。 芯片制程发展 图片来源:电子工程网 按照时间划分,芯片制程可分为前IC时代(1950年前)、IC时代(1960年代)、LSI时代(1970年代)、VLSI时代(1980年代)、亚微米VLSI时代(1990年代)、Giga bit时代(2000年后),下面具体介绍每个阶段的技术特征和发展。
1947年贝尔实验室发明了晶体管,是微电子技术历史上的第一个里程碑。结型晶体管和场效应晶体管的诞生催生了集成电路的发明和发展,当时半导体基板材料为锗,加工锗的各种技术,都以量产为立足点。制程技术包括使用炉管的热处理、去除污染、蚀刻、电镀等等。在1950年代末急速进展,材料从Ge转为Si,相应制程技术也转变为以硅为主,进入IC时代。 世界上第一个晶体管(1948, Bell Lab) 图片来源:中国数字科技馆
IC时代重要的发展之一就是引进光微影技术(photolithography)。使用光罩的图案转写技术引进IC的制造工程。从制程技术面而言,本时代诞生了微影制程、平面技术的开发、表面安定化技术。此外,1963年F.M.Wanlass和C.T.Sah首次提出CMOS技术,目前多数的集成电路芯片都是基于CMOS工艺。
1971年,Intel推出1kb动态随机存储器(DRAM),标志进入大规模集成电路时代(LSI),继而推出采用MOS工艺的全球第一个微型处理器4004。紧随其后的16kb和64kb的动态随机处理器相继诞生,不足0.5平方厘米的硅片集成了14万个晶体管,半导体制程技术进入飞速发展阶段。这一时期所开发的制程技术,最为注目的就是LOCOS(Local Oxidation of Silicon)构造。采用选择性氧化法的隔离构造,也是目前广泛应用的技术。
LOCOS制程流程 图片来源:公开资料 1980年代,随着DRAM的量产及高密度化的进展,DRAM成为半导体制程技术的驱动力。本时期的最小图案尺寸为1μm,随着步进机的必要性,制程同时往干式化进展。特别是过去使用的蚀刻技术,从湿式制程转为使用电浆的干式制程,干式法可提升图案转写的精确度,提高再现性。组件技术方面,从双极性转移至CMOS,数字用的IC以及LSI几乎都是用CMOS构造制作而成。1988年16M DRAM问世,1平方厘米的硅片上集成3500万个晶体管,进入超大规模集成电路阶段。 表1、干式蚀刻与湿式蚀刻技术特点
此时芯片尺寸持续减小,最小加工尺寸为1μm以下,硬件的进步持续推进。相对于“DRAM的日本”而言,韩国和中国台湾的半导体产业也在急速成长。台湾的半导体主要以代工厂方式为主,成功扮演半导体生产基地的角色。制程技术的主题为制程整合概念的渗透,W插塞(plug)构造的流程,是制程整合的典型例子。CMP(化学机械抛光)技术也在本时期确立为基本制程之一。典型产品为奔腾3代处理器,采用0.25μm工艺,后进一步降低至0.18μm。
CMP技术示意图 图片来源:中翰国际科技 21世纪迈入Giga bit的时代,最小加工尺寸大幅减小,从0.18μm→0.13μm→0.1μm,尺寸的表示也从μm转变为nm。尤其是近十年来,尺寸更是缩减至96,65,45,32nm,因此,引进新制程、新材料是不可或缺的工作。新的技术包括铜配线、low绝缘膜、强诱电体(强介电常数)内存相关材料、高诱电率闸极绝缘膜等,其他周边制程与设备的开发也受到冲击。 三星在20/22nm上两款经典处理器为Exynos 5430和Exynos 7(7410),也就是分别搭载在三星Galaxy Alpha和三星Note 4上面的两颗处理器,三星也是从这个时候开始赶上台积电和Intel,不久后和台积电、Intel同时迈进14/16nm工艺制程节点。由于历史原因,20/22nm并没有什么工艺分类,很快就被14/16nm取代了,台积电采用了16nm,三星和Intel采用了14nm。
值得一提的是,在20/22nm工艺节点上,Intel引入了3D FinFET这种技术,三星和台积电在14/16nm节点上也大范围用上了类似的FinFET技术。FinFET(Fin Field-Effect Transistor),为鳍式场效应晶体管,是一种新的互补式金氧半导体(CMOS)晶体管,把芯片内部平面的结构变成了3D,降低漏电率同时又能够增加晶体管空间利用率。
FinFET模型 图片来源:finfet technology |
|